BROsandr
28cda20170
ЛР6. Рефактор топ-левел модуля
...
* Feat(06/board):Переписывание sv модуля
* Ref(06/board/top.sv):Изм-ие положения модулей
* Fix(06/board):Испр-ие синхронного сброса
* Feat(pic/06/board/struct):Доб-ие схемы
* Ref(06/board/top.sv):Доб-ие обработки всего opcode
* Feat(pic/04/board/op):Доб-ие пикчи
* Ref(pic/06/board/op):Обн-ие названий
* Feat(06/board/md):Обн-ие md
* Feat(06/board/md):Доб-ие инфы про инстр с памятью
* Ref(06/board/md):Изм-ие формулирвки для PC
2024-03-20 14:40:05 +03:00
Andrei Solodovnikov
3dcb0b76f9
Добавление кредитов в исходники
2024-02-21 11:48:18 +03:00
Andrei Solodovnikov
a7264ff5d0
ЛР6. Исправление иерархического подключения в nexys_riscv_unit
2023-12-05 23:24:28 +03:00
Andrei Solodovnikov
4be66525d6
Удаление timescale из всех предоставляемых модулей
...
Поскольку студентам не рассказывается что это за конструкция и зачем
она используется, они не прописывают таймскейл в своих модулях.
Смесь модулей с таймскейлом и без него приводит к появлению множества
предупреждений, забивающих лог.
2023-11-15 14:32:42 +03:00
Andrei Solodovnikov
f4c0960704
Initial commit
2023-09-07 17:06:55 +03:00
