Files
APS/Vivado Basics/How to program an fpga board.md
BROsandr fef390f509 brosandr.01_Adder (#59)
* Ref(01_Adder):Уд-ие лога о результатых симуляции

* Ref(01_Adder):Улучш-ие логирования

* Ref(01_Adder_32):Доб-ие timeunit

* Fix(01_Adder):Доб-ие #1 для ожидания line_dump

* Ref(01_Adder):Доб-ие инфы в тб для 32 битного сумматора

* Ref(01_Adder):Дополнение информацией board файла

* Ref(01_Adder):Итализация названия рисунка 3

* Ref(01_Adder):Испр-ие грамматических ошибок в board файле

* Revert "Ref(01_Adder):Доб-ие инфы в тб для 32 битного сумматора"

This reverts commit 96380b56dc.

* Revert "Fix(01_Adder):Доб-ие #1 для ожидания line_dump"

This reverts commit 34670f21f8.

* Revert "Ref(01_Adder_32):Доб-ие timeunit"

This reverts commit 11c97ac431.

* Revert "Ref(01_Adder):Улучш-ие логирования"

This reverts commit 92147fa303.

* Revert "Ref(01_Adder):Уд-ие лога о результатых симуляции"

This reverts commit 33c8dda06c.

* Ref(01_Adder):Испр-ие грамматики в README board files

* Ref(01_Adder): Применение правок по MD bordfiles после ревью

Co-authored-by: Andrei Solodovnikov <VoultBoy@yandex.ru>

* Ref(01_Adder):Замена рисунка в MD board_files

* Ref(01_Adder):Замена текста на ссылку по прошивке плис в board_files

* Style(01_Adder):Испр-ие названия рисунков

* Ref(01_Adder):Доб-ие ссылки на source window в board files

* Ref(01_Adder):Испр-ие орфографии в md board_files

* Style(01_adder_board):Разбивка длинных строк в md

* Ref(01_Adder_board_md):Доб-ие номеров в кругах

* Style(01_Adder_board_md):Доб-ие диапазонов в блок кода

* Ref(01_Adder_board):Переименование файлов рисунков

* Ref(01_Adder_board_md):Замена html color на latex

Тк mardown не поддерживает html цвета

* Revert "Ref(01_Adder_board_md):Замена html color на latex"

This reverts commit 90762590f7.

* Fix(01_Adder):Применение правок из ревью к md board files

Co-authored-by: Andrei Solodovnikov <VoultBoy@yandex.ru>

* Ref(01_Adder):Уд-ие лишней ссылки на инструкцию прошивки

* Ref(01_Adder):Изм-ие номера рисунка

* Ref(01_Adder):Переделка рисунка с 48 + 18

* Ref(01_Adder):Улучшение читаемости структурной схемы

* Repo((.pic/labs/board files):Уд-ие неиспользуемых пикч

* Repo(board_files):Возврат program_device

* Repo:Перемещение пикчи how_to_program в соотв папку

---------

Co-authored-by: Andrei Solodovnikov <VoultBoy@yandex.ru>
2024-02-13 14:20:14 +03:00

3.8 KiB
Raw Blame History

Как прошить ПЛИС

После того как вы описали и верифицировали модуль, остается запрототипировать его в ПЛИС. Для этого в большинстве папок лабораторных работ есть подпапка board_files в которой хранятся необходимые для этого файлы. Обычно там будет находиться модуль верхнего уровня и файл ограничений, которые позволяют связать вашу логику с периферией, расположенной на плате Nexys-A7.

Для сборки итогового проекта вам необходимо:

  1. Добавить модуль верхнего уровня (содержащийся в файле с расширением .sv) в Design Sources вашего проекта.
  2. Выберете добавленный модуль в качестве модуля верхнего уровня вашего проекта.
    1. Для этого нажмите по нему правой кнопкой мыши.
    2. В контекстном меню выберете Set as Top.
  3. Добавьте файл ограничений (с расширением .xdc) в Constraints вашего проекта. Если такой файл уже есть в вашем проекте (а он будет в нем уже после первой лабораторной), вам необходимо заменить старого файла содержимым нового. Ограничения меняются от лабы к лабе.

После выполнения указанных шагов, ваш проект готов к генерации битстрима — двоичного файла, с помощью которого реконфигурируется ПЛИС.

Для генерации битстрима вам необходимо нажать на Generate Bitstream во вкладке PROGRAM AND DEBUG окна Flow Navigator (левый нижний угол окна программы).

../.pic/Vivado%20Basics/How%20to%20program%20an%20fpga%20board/fig_1.png

Рисунок 1. Расположение кнопки Generate Bitstream.

После нажатия на эту кнопку, нажимайте утвердительно во всех всплывающих окнах (варианты YES/OK, в зависимости от состояния вашего проекта, число появляющихся окон будет различным). После успешной генерации битстрима откроется окно Bitstream Generation Completed.

Остается прошить ПЛИС. Для этого подключите отладочный стенд к USB-порту компьютера и включите на стенде питание. Затем откройте окно HARDWARE MANAGER для этого:

  1. Убедитесь, что выбран пункт Open Hardware Manager в окне Bitstream и нажмите на OK.
  2. Кликните Open targetAuto ConnectProgram deviceProgram.

../.pic/Vivado%20Basics/How%20to%20program%20an%20fpga%20board/fig_3.png

Рисунок 2. Последовательность действий для прошивки ПЛИС.

После этого появится окно с индикатором реконфигурации ПЛИС. Когда окно закроется, в ПЛИС окажется прототип вашего модуля.