2.5 KiB
Инструкция по работе с ошибками элаборации
Итак, вы описали модуль на языке Verilog и хотите открыть логическую схему или запустить симуляцию, чтобы убедиться что описание верно.
Однако, в результате какого-то из этих действий появляется окно с сообщением о какой-то непонятной ошибке:
Ничего страшного — ошибки, это часть учебного и рабочего процесса.
Смело нажимаем OK не читая сообщения (и поступаем так же, с еще одним открывшимся окном).
Мы собираемся получить информацию об ошибки из более подробного источника: вкладки Tcl Console.
В этом окне, ищем самое первое сообщение об ошибке(#4) с последней операции (запуска симуляции/открытии схематика). Место последнего запуска можно найти по тексту синего цвета (#1). Логи различных запусков можно сворачивать, нажимая на кнопку с -(#2). Если вам тяжело найти место последнего запуска, можно нажать на значок корзины (кнопка Clear, #3) в Tcl Console и повторить попытку запуска.
После обнаружения самой первой ошибки за запуск, внимательно читаем сообщение об ошибке (#5). Обычно, оно уже содержит всю необходимую информацию, включая имя файла номер строки, где произошла эта ошибка(#5).
В случае, если вы все ещё не понимаете в чем проблема, сверьтесь со списком типовых ошибок.
Если не помог и он, обратитесь к преподавателю.