MPSU/APS
1
0
Fork 0
mirror of https://github.com/MPSU/APS.git synced 2025-11-20 06:50:41 +00:00
Code Issues Packages Projects Releases Wiki Activity
12 Commits 2 Branches 0 Tags
64483f70803065803ae30f5be7cd6b77c21a078f
Go to file
Clone
Open with VS Code Open with VSCodium Open with Intellij IDEA
Download ZIP Download TAR.GZ Download BUNDLE
Andrei Solodovnikov 64483f7080 ЛР6. Исправление программы и микроархитектуры 
В программе осуществлялся невыровненный доступ в память, использовался
непонятный лейбл, инструкция ветвления прыгала на следующую инструкцию,
что затруднит проверку результата ветвления.
В микроархитектуре была ошибка с генерацией разрешения записи в
регистровый файл.
2023-09-08 11:19:57 +03:00
.pic
ЛР6. Исправление программы и микроархитектуры
2023-09-08 11:19:57 +03:00
Basic Verilog structures
Initial commit
2023-09-07 17:06:55 +03:00
Introduction
Initial commit
2023-09-07 17:06:55 +03:00
Labs
ЛР6. Исправление программы и микроархитектуры
2023-09-08 11:19:57 +03:00
Other
Initial commit
2023-09-07 17:06:55 +03:00
Vivado Basics
Initial commit
2023-09-07 17:06:55 +03:00
LICENSE
Initial commit
2023-09-07 17:06:55 +03:00
README.md
Initial commit
2023-09-07 17:06:55 +03:00

README.md

The file is empty.
Description
Методические материалы по разработке процессора архитектуры RISC-V
fpgariscvsystemverilog
Readme CC-BY-SA-4.0 190 MiB
Languages
SystemVerilog 75.1%
Tcl 16.6%
Assembly 6.3%
C 0.6%
C++ 0.5%
Other 0.9%