5 Commits

Author	SHA1	Message	Date
Andrei Solodovnikov	8dda14675d	ЛР11. Исправление описки	2023-10-16 22:50:12 +03:00
Andrei Solodovnikov	44311a34ed	ЛР5,10,11. Исправление микроархитектуры ... Для повышения читаемости, приоритетный мультиплексор разбит на каскад двухвходовых мультиплексоров.	2023-10-05 10:21:48 +03:00
Andrei Solodovnikov	9f0aabe284	ЛР11. Убрано упоминание об использовании обратного кейса ... Для реализации логики приоритетного мультиплексора предлагалось использовать case (1'b1). В статье "SystemVerilog's priority & unique - A Solution to Verilog's 'full_case' & 'parallel_case' Evil Twins!" не рекомендуется подобная практика.	2023-10-04 23:55:36 +03:00
Andrei Solodovnikov	e16cb09099	ЛР12. Обновление методички	2023-09-24 10:49:29 +03:00
Andrei Solodovnikov	3769cdb972	ЛР10-11. Добавлена методичка по прерываниям	2023-09-14 21:58:27 +03:00