mirror of
https://github.com/MPSU/APS.git
synced 2025-09-15 17:20:10 +00:00
Made up modules rename (#102)
* ЛР5. Обновление имени готового модуля * ЛР8. Переименование готового модуля * ЛР11. Переименование готового модуля
This commit is contained in:
committed by
GitHub
parent
74ea569e6b
commit
60a08481e1
@@ -250,7 +250,7 @@ module jalr_table (gis_rlaj, edocpo_6, edocpo_5, edocpo_4, edocpo_3, edocpo_2);
|
||||
endcase
|
||||
endmodule
|
||||
|
||||
module decoder_riscv (
|
||||
module decoder (
|
||||
input logic [31:0] fetched_instr_i,
|
||||
output logic [1:0] a_sel_o,
|
||||
output logic [2:0] b_sel_o,
|
||||
|
@@ -156,7 +156,7 @@ function logic WmQYuPf7wm0 (input logic F8w8Agr, SQ5L2T, Tc1U, Hfvec, ziZG3f3w85
|
||||
endcase
|
||||
endfunction
|
||||
|
||||
module riscv_core (
|
||||
module processor_core (
|
||||
input logic clk_i,
|
||||
input logic rst_i,
|
||||
|
||||
|
Reference in New Issue
Block a user