MPSU/APS
1
0
Fork 0
mirror of https://github.com/MPSU/APS.git synced 2025-09-15 17:20:10 +00:00
Code Issues Packages Projects Releases Wiki Activity

КЛ12-13. Исправление ссылки на пикчу, добавление материала

Browse Source 
* Update 12. Productivity techniques.md

Исправление названия файла в конспекте из за чего не отображалась картинка

* Update 13. Processor architecture classification.md

Добавление мостовой архитектуры в классификацию

* Update 13. Processor architecture classification.md

v1.2

* Update Lectures/13. Processor architecture classification.md

---------

Co-authored-by: Andrei Solodovnikov <VoultBoy@yandex.ru>
This commit is contained in:
tyrty23
2024-01-14 20:56:11 +03:00
committed by GitHub
parent 999084f36a
commit 1040fa4a60
2 changed files with 8 additions and 3 deletions
Download Patch File Download Diff File Expand all files Collapse all files

2
Lectures/12. Productivity techniques.md
View File

@@ -87,7 +87,7 @@
### Восстановление последовательности
![../.pic/Lectures/12.%20Productivity%20techniques/fig_05.png](../.pic/Lectures/12.%20Productivity%20techniques/fig_05.png)
![../.pic/Lectures/12.%20Productivity%20techniques/fig_05.png](../.pic/Lectures/12.%20Productivity%20techniques/fig_05.jpg)
**Буфер восстановления последовательности** (БВП) — это универсальный инструмент для поддержания правильной последовательности исполнения команд в случае нескольких параллельно работающих функциональных блоков.

9
Lectures/13. Processor architecture classification.md
View File

@@ -40,9 +40,14 @@ _Строгое определение:_
- **Регистровая архитектура**
В машинах данного типа процессор включает в себя массив регистров (регистровый файл), известных как регистры общего назначения. Эти регистры можно рассматривать как явно управляемый кэш для хранения недавно использовавшихся данных.
Регистровая архитектура допускает расположение операндов в одной из двух запоминающих сред: основной памяти или регистрах.
*Регистровая архитектура делится на два типа:*
- **Load/store архитектура**
Load/store архитектура представляет собой архитектуру набора команд, которая делит инструкции на две категории: доступ к памяти (загрузка и сохранение между памятью и регистрами) и операции ALU (которые происходят только между регистрами).
- **Load/store архитектура**
Load/store архитектура представляет собой архитектуру набора команд, которая делит инструкции на две категории: доступ к памяти (загрузка и сохранение между памятью и регистрами) и операции ALU (которые происходят только между регистрами).
- **Мостовая архитектура**
В мостовой архитектуре существует "мост" в основную память, благодаря чему в качестве операндов могут использоваться как значения из регистрового файла так и значения из основной памяти.
- **Стековая архитектура**
В вычислительных машинах, где реализована архитектура на базе стека, операнды выбираются из двух верхних ячеек стековой памяти. Результат операции заносится в вершину стека.