From 1040fa4a60736cebba125470f7256c3e3660d6d2 Mon Sep 17 00:00:00 2001 From: tyrty23 <108882283+tyrty23@users.noreply.github.com> Date: Sun, 14 Jan 2024 20:56:11 +0300 Subject: [PATCH] =?UTF-8?q?=D0=9A=D0=9B12-13.=20=D0=98=D1=81=D0=BF=D1=80?= =?UTF-8?q?=D0=B0=D0=B2=D0=BB=D0=B5=D0=BD=D0=B8=D0=B5=20=D1=81=D1=81=D1=8B?= =?UTF-8?q?=D0=BB=D0=BA=D0=B8=20=D0=BD=D0=B0=20=D0=BF=D0=B8=D0=BA=D1=87?= =?UTF-8?q?=D1=83,=20=D0=B4=D0=BE=D0=B1=D0=B0=D0=B2=D0=BB=D0=B5=D0=BD?= =?UTF-8?q?=D0=B8=D0=B5=20=D0=BC=D0=B0=D1=82=D0=B5=D1=80=D0=B8=D0=B0=D0=BB?= =?UTF-8?q?=D0=B0?= MIME-Version: 1.0 Content-Type: text/plain; charset=UTF-8 Content-Transfer-Encoding: 8bit * Update 12. Productivity techniques.md Исправление названия файла в конспекте из за чего не отображалась картинка * Update 13. Processor architecture classification.md Добавление мостовой архитектуры в классификацию * Update 13. Processor architecture classification.md v1.2 * Update Lectures/13. Processor architecture classification.md --------- Co-authored-by: Andrei Solodovnikov --- Lectures/12. Productivity techniques.md | 2 +- Lectures/13. Processor architecture classification.md | 9 +++++++-- 2 files changed, 8 insertions(+), 3 deletions(-) diff --git a/Lectures/12. Productivity techniques.md b/Lectures/12. Productivity techniques.md index 19f46c8..f38dadf 100644 --- a/Lectures/12. Productivity techniques.md +++ b/Lectures/12. Productivity techniques.md @@ -87,7 +87,7 @@ ### Восстановление последовательности -![../.pic/Lectures/12.%20Productivity%20techniques/fig_05.png](../.pic/Lectures/12.%20Productivity%20techniques/fig_05.png) +![../.pic/Lectures/12.%20Productivity%20techniques/fig_05.png](../.pic/Lectures/12.%20Productivity%20techniques/fig_05.jpg) **Буфер восстановления последовательности** (БВП) — это универсальный инструмент для поддержания правильной последовательности исполнения команд в случае нескольких параллельно работающих функциональных блоков. diff --git a/Lectures/13. Processor architecture classification.md b/Lectures/13. Processor architecture classification.md index aac3e54..510c11d 100644 --- a/Lectures/13. Processor architecture classification.md +++ b/Lectures/13. Processor architecture classification.md @@ -40,9 +40,14 @@ _Строгое определение:_ - **Регистровая архитектура** В машинах данного типа процессор включает в себя массив регистров (регистровый файл), известных как регистры общего назначения. Эти регистры можно рассматривать как явно управляемый кэш для хранения недавно использовавшихся данных. Регистровая архитектура допускает расположение операндов в одной из двух запоминающих сред: основной памяти или регистрах. + + *Регистровая архитектура делится на два типа:* -- **Load/store архитектура** - Load/store архитектура представляет собой архитектуру набора команд, которая делит инструкции на две категории: доступ к памяти (загрузка и сохранение между памятью и регистрами) и операции ALU (которые происходят только между регистрами). + - **Load/store архитектура** + Load/store архитектура представляет собой архитектуру набора команд, которая делит инструкции на две категории: доступ к памяти (загрузка и сохранение между памятью и регистрами) и операции ALU (которые происходят только между регистрами). + + - **Мостовая архитектура** + В мостовой архитектуре существует "мост" в основную память, благодаря чему в качестве операндов могут использоваться как значения из регистрового файла так и значения из основной памяти. - **Стековая архитектура** В вычислительных машинах, где реализована архитектура на базе стека, операнды выбираются из двух верхних ячеек стековой памяти. Результат операции заносится в вершину стека.