MPSU/APS
1
0
Fork 0
mirror of https://github.com/MPSU/APS.git synced 2025-09-16 17:40:41 +00:00
Code Issues Packages Projects Releases Wiki Activity

ЛР№2. Обновление примера листингов 3-4

Browse Source
This commit is contained in:
Andrei Solodovnikov
2025-02-21 10:34:33 +03:00
committed by GitHub
parent 584a5e5a0c
commit 037f04397f
1 changed files with 6 additions and 6 deletions
Download Patch File Download Diff File Expand all files Collapse all files

12
Labs/02. Arithmetic-logic unit/README.md
View File

@@ -106,8 +106,8 @@ _Листинг 2. Пример описания параметра в теле
Сравните сами _листинги 3 и 4_: Сравните сами _листинги 3 и 4_:
```Verilog ```Verilog
//parameter SLT = 5'b00011; //parameter ADD = 5'b00000;
//parameter BEQ = 5'b11000; //parameter SUB = 5'b01000;
//... //...
@@ -121,16 +121,16 @@ always_comb
_Листинг 3. Пример описания модуля, использующего "магические" числа._ _Листинг 3. Пример описания модуля, использующего "магические" числа._
```Verilog ```Verilog
parameter SLT = 5'b00011; parameter ADD = 5'b00000;
parameter BEQ = 5'b11000; parameter SUB = 5'b01000;
//... //...
always_comb always_comb
case(ALUOp) case(ALUOp)
//... //...
SLT: //... // очень понятно ADD: //... // очень понятно
BEQ: //... // так лаконично и красиво SUB: //... // так лаконично и красиво
``` ```
_Листинг 4. Пример описания модуля, использующего параметры._ _Листинг 4. Пример описания модуля, использующего параметры._