From 037f04397f8a33b3a47b13f12080a3f902e59136 Mon Sep 17 00:00:00 2001
From: Andrei Solodovnikov <VoultBoy@yandex.ru>
Date: Fri, 21 Feb 2025 10:34:33 +0300
Subject: [PATCH] =?UTF-8?q?=D0=9B=D0=A0=E2=84=962.=20=D0=9E=D0=B1=D0=BD?=
 =?UTF-8?q?=D0=BE=D0=B2=D0=BB=D0=B5=D0=BD=D0=B8=D0=B5=20=D0=BF=D1=80=D0=B8?=
 =?UTF-8?q?=D0=BC=D0=B5=D1=80=D0=B0=20=D0=BB=D0=B8=D1=81=D1=82=D0=B8=D0=BD?=
 =?UTF-8?q?=D0=B3=D0=BE=D0=B2=203-4?=
MIME-Version: 1.0
Content-Type: text/plain; charset=UTF-8
Content-Transfer-Encoding: 8bit

---
 Labs/02. Arithmetic-logic unit/README.md | 12 ++++++------
 1 file changed, 6 insertions(+), 6 deletions(-)

diff --git a/Labs/02. Arithmetic-logic unit/README.md b/Labs/02. Arithmetic-logic unit/README.md
index c60dc24..b199370 100644
--- a/Labs/02. Arithmetic-logic unit/README.md	
+++ b/Labs/02. Arithmetic-logic unit/README.md	
@@ -106,8 +106,8 @@ _Листинг 2. Пример описания параметра в теле
 Сравните сами _листинги 3 и 4_:
 
 ```Verilog
-//parameter SLT = 5'b00011;
-//parameter BEQ = 5'b11000;
+//parameter ADD = 5'b00000;
+//parameter SUB = 5'b01000;
 
 //...
 
@@ -121,16 +121,16 @@ always_comb
 _Листинг 3. Пример описания модуля, использующего "магические" числа._
 
 ```Verilog
-parameter SLT = 5'b00011;
-parameter BEQ = 5'b11000;
+parameter ADD = 5'b00000;
+parameter SUB = 5'b01000;
 
 //...
 
 always_comb
   case(ALUOp)
   //...
-  SLT: //...   // очень понятно
-  BEQ: //...   // так лаконично и красиво
+  ADD: //...   // очень понятно
+  SUB: //...   // так лаконично и красиво
 ```
 
 _Листинг 4. Пример описания модуля, использующего параметры._