mirror of
https://github.com/MPSU/APS.git
synced 2025-09-16 09:40:10 +00:00
a28002e681
* WIP: APS cumulative update * Update How FPGA works.md * Перенос раздела "Последовательностная логика" в отдельный док * Исправление картинки * Исправление оформления индексов * Переработка раздела Vivado Basics * Добавление картинки в руководство по созданию проекта * Исправление ссылок в анализе rtl * Обновление изображения в sequential logic * Исправление ссылок в bug hunting * Исправление ссылок * Рефактор руководства по прошивке ПЛИС * Mass update * Update fig_10 * Restore fig_02
24 lines
1.9 KiB
Markdown
24 lines
1.9 KiB
Markdown
# Лабораторная работа №9 "Интеграция блока загрузки и сохранения"
|
||
|
||
После реализации блока загрузки и сохранения, его необходимо интегрировать в процессорную систему, реализованную в рамках ЛР№7. На _рис. 1_ представлена схема, иллюстрирующая интеграцию компонентов:
|
||
|
||
|
||
|
||
_Рисунок 1. Подключение LSU в процессорную систему._
|
||
|
||
## Материалы для подготовки к лабораторной работе
|
||
|
||
Перед выполнение данной лабораторной работы, рекомендуется изучить теоретическую часть ЛР№8.
|
||
|
||
## Задание
|
||
|
||
Интегрировать модуль `lsu` в модуль `processor_system`.
|
||
|
||
## Порядок выполнения работы
|
||
|
||
1. Интегрируйте модули `lsu` и `data_mem` в модуль `processor_system`.
|
||
1. Обратите внимание, что из модуля `processor_system` необходимо убрать логику сигнала `stall`, т.к. она была перемещена внутрь модуля `lsu`.
|
||
2. После интеграции модулей, проверьте процессорную систему с помощью [программы](../07.%20Datapath/#Задание) и верификационного окружения из ЛР№7.
|
||
1. Обратите внимание на то, как теперь исполняются инструкции `sw`, `sh`, `sb`, `lw`, `lh`, `lb`, `lhu`, `lbu`.
|
||
3. Данная лабораторная работа не предполагает проверки в ПЛИС.
|