mirror of
https://github.com/MPSU/APS.git
synced 2025-09-15 17:20:10 +00:00
85883858ac
* Переработка лабораторных работ, связанных с памятью Существенно переработаны ЛР3 и ЛР7: Из ЛР3 убрано задание реализовать память данных. Эта память использовалась только студентами ИВТ и только в рамках одной лабы. В итоге использовалась готовая память, и ничего не мешает использовать ее с самого начала. Задание по реализации памяти инструкций также претерпело изменения. Теперь код памяти инструкций предоставляется сразу. Это объясняется тем, что код модуля состоит в общем-то из 4х строк, на которые тратится слишком много времени (с учетом добавления тестбенча и проверок). Кроме того, использование готового кода позволяет дать модуль чуть посложнее (с параметризацией размера). По итогу правок, третья лабораторная работа превращается чисто в лабораторную по написанию регистрового файла, что должно положительно сказаться на кривой сложности лаб. После второй лабы происходит слишком резкий скачок в объемах работы. Соответственно, в связи с тем, что память данных больше не делается на третьей лабе, дополнительная ЛР по памяти данных с byte enable необходимо перенести до реализации тракта данных. * ЛР3, 5, 6. Правки из ревью * ЛР7. Добавление иллюстраций
49 lines
3.2 KiB
Markdown
49 lines
3.2 KiB
Markdown
# Курс лабораторных работ
|
||
|
||
## Полезное
|
||
|
||
- [Создание базового проекта с прошивкой ПЛИС в Vivado](Vivado%20Basics/Vivado%20trainer.md)
|
||
- [Базовые конструкции Verilog](Basic%20Verilog%20structures/)
|
||
- [Список типичных ошибок в Vivado и SystemVerilog](Other/FAQ.md)
|
||
- [Тестовое окружение](Basic%20Verilog%20structures/Testbench.md)
|
||
|
||
## Порядок выполнения лабораторных работ для групп
|
||
|
||
### ИБ, ИКТ, КТ, РТ
|
||
|
||
1. Сумматор ([01. Adder](Labs/01.%20Adder))
|
||
2. АЛУ ([02. Arithmetic-logic unit](Labs/02.%20Arithmetic-logic%20unit))
|
||
3. Регистровый файл и внешняя память ([03. Register file and memory](Labs/03.%20Register%20file%20and%20memory))
|
||
4. Простейшее программируемое устройство ([04. Primitive programmable device](Labs/04.%20Primitive%20programmable%20device))
|
||
|
||
### ПИН, ПМ
|
||
|
||
1. Сумматор ([01. Adder](Labs/01.%20Adder))
|
||
2. АЛУ ([02. Arithmetic-logic unit](Labs/02.%20Arithmetic-logic%20unit))
|
||
3. Регистровый файл и внешняя память ([03. Register file and memory](Labs/03.%20Register%20file%20and%20memory))
|
||
4. Простейшее программируемое устройство ([04. Primitive programmable device](Labs/04.%20Primitive%20programmable%20device))
|
||
5. Основной дешифратор ([05. Main decoder](Labs/05.%20Main%20decoder))
|
||
6.
|
||
1. Тракт данных ([07. Datapath](Labs/07.%20Datapath))
|
||
2. Интеграция блока загрузки и сохранения ([09. LSU Integration](Labs/09.%20LSU%20Integration))
|
||
3. Интеграция подсистемы прерываний ([11. Interrupt Integration](Labs/11.%20Interrupt%20integration))
|
||
7. Периферийные устройства ([13. Peripheral units](Labs/13.%20Peripheral%20units))
|
||
8. Программирование ([14. Programming](Labs/14.%20Programming))
|
||
|
||
### ИВТ
|
||
|
||
1. АЛУ ([02. Arithmetic-logic unit](Labs/02.%20Arithmetic-logic%20unit))
|
||
2.
|
||
1. Память ([03. Register file and memory](Labs/03.%20Register%20file%20and%20memory)),
|
||
2. Простейшее программируемое устройство ([04. Primitive programmable device](Labs/04.%20Primitive%20programmable%20device))
|
||
3. Основной дешифратор ([05. Main decoder](Labs/05.%20Main%20decoder))
|
||
4. Тракт данных ([07. Datapath](Labs/07.%20Datapath))
|
||
5.
|
||
1. Модуль загрузки и сохранения ([08. Load-store unit](Labs/08.%20Load-store%20unit))
|
||
2. Интеграция блока загрузки и сохранения ([09. LSU Integration](Labs/09.%20LSU%20Integration))
|
||
6.
|
||
1. Контроллер прерываний ([10. Interrupt subsystem](Labs/10.%20Interrupt%20subsystem))
|
||
2. Интеграция подсистемы прерываний ([11. Interrupt Integration](Labs/11.%20Interrupt%20integration))
|
||
7. Периферийные устройства ([13. Peripheral units](Labs/13.%20Peripheral%20units))
|
||
8. Программирование ([14. Programming](Labs/14.%20Programming))
|