mirror of
https://github.com/MPSU/APS.git
synced 2025-09-15 17:20:10 +00:00
a28002e681
* WIP: APS cumulative update * Update How FPGA works.md * Перенос раздела "Последовательностная логика" в отдельный док * Исправление картинки * Исправление оформления индексов * Переработка раздела Vivado Basics * Добавление картинки в руководство по созданию проекта * Исправление ссылок в анализе rtl * Обновление изображения в sequential logic * Исправление ссылок в bug hunting * Исправление ссылок * Рефактор руководства по прошивке ПЛИС * Mass update * Update fig_10 * Restore fig_02
4.1 KiB
4.1 KiB
Summary
Порядок выполнения лабораторных работ для групп Предисловие
Введение
- О данном разделе
- Что такое Язык Описания Аппаратуры
- Как работает ПЛИС
- Этапы реализации проекта в ПЛИС
Лабораторные работы
- Лабораторная №1. Сумматор
- Лабораторная №2. АЛУ
- Лабораторная №3. Регистровый файл и внешняя память
- Лабораторная №4. Простейшее программируемое устройство
- Лабораторная №5. Декодер инструкций
- Лабораторная №6. Основная память
- Лабораторная №7. Тракт данных
- Лабораторная №8. Блок загрузки и сохранения
- Лабораторная №9. Интеграция LSU
- Лабораторная №10. Подсистема прерывания
- Лабораторная №11. Интеграция подсистемы прерывания
- Лабораторная №12. Блок приоритетных прерываний
- Лабораторная №13. Периферийные устройства
- Лабораторная №14. Программирование
- Лабораторная №15. Программатор
- Лабораторная №16. Оценка производительности
Базовые конструкции SystemVerilog
- Описание раздела
- Модули
- Мультиплексоры
- Регистры
- Конкатенация
- Защелки
- О различиях между блокирующими и неблокирующими присваиваниями
- Контроллеры
Основы Vivado
- Создание проекта в Vivado
- Навигатор по маршруту проектирования
- Менеджер проекта
- Симуляция
- Руководство по поиску функциональных ошибок
- Анализ RTL
- Руководство по прошивке ПЛИС
- Руководство по работе с ошибками обработки кода