mirror of
https://github.com/MPSU/APS.git
synced 2025-09-15 09:10:10 +00:00
* Переработка лабораторных работ, связанных с памятью Существенно переработаны ЛР3 и ЛР7: Из ЛР3 убрано задание реализовать память данных. Эта память использовалась только студентами ИВТ и только в рамках одной лабы. В итоге использовалась готовая память, и ничего не мешает использовать ее с самого начала. Задание по реализации памяти инструкций также претерпело изменения. Теперь код памяти инструкций предоставляется сразу. Это объясняется тем, что код модуля состоит в общем-то из 4х строк, на которые тратится слишком много времени (с учетом добавления тестбенча и проверок). Кроме того, использование готового кода позволяет дать модуль чуть посложнее (с параметризацией размера). По итогу правок, третья лабораторная работа превращается чисто в лабораторную по написанию регистрового файла, что должно положительно сказаться на кривой сложности лаб. После второй лабы происходит слишком резкий скачок в объемах работы. Соответственно, в связи с тем, что память данных больше не делается на третьей лабе, дополнительная ЛР по памяти данных с byte enable необходимо перенести до реализации тракта данных. * ЛР3, 5, 6. Правки из ревью * ЛР7. Добавление иллюстраций
4.0 KiB
4.0 KiB
Summary
Порядок выполнения лабораторных работ для групп Предисловие
Введение
- О данном разделе
- Что такое Язык Описания Аппаратуры
- Как работает ПЛИС
- Этапы реализации проекта в ПЛИС
Лабораторные работы
- Лабораторная №1. Сумматор
- Лабораторная №2. АЛУ
- Лабораторная №3. Регистровый файл и внешняя память
- Лабораторная №4. Простейшее программируемое устройство
- Лабораторная №5. Основной дешифратор
- Лабораторная №6. Основная память
- Лабораторная №7. Тракт данных
- Лабораторная №8. Блок загрузки и сохранения
- Лабораторная №9. Интеграция LSU
- Лабораторная №10. Подсистема прерываний
- Лабораторная №11. Интеграция подсистемы прерываний
- Лабораторная №12. Дейзи-цепочка
- Лабораторная №13. Периферийные устройства
- Лабораторная №14. Программирование
- Лабораторная №15. Программатор
- Лабораторная №16. Оценка производительности
Базовые конструкции SystemVerilog
- Описание раздела
- Модули
- Мультиплексоры
- Регистры
- Конкатенация
- Защелки
- О различиях между блокирующими и неблокирующими присваиваниями
- Контроллеры
Основы Vivado
- Создание проекта в Vivado
- Взаимодействие с окном исходников проекта Vivado
- Как сгенерировать логическую схему
- Ошибки элаборации
- Запуск симуляции
- Руководство по поиску ошибок
- Руководство по прошивке ПЛИС