MPSU/APS
1
0
Fork 0
mirror of https://github.com/MPSU/APS.git synced 2025-09-15 09:10:10 +00:00
Code Issues Packages Projects Releases Wiki Activity
Files
8067dc77f6112ce3002f2cf331393aad2ea94b23
APS/ERRATA.md
Andrei Solodovnikov 5982c55d98 ЛР11-12. Согласование названий модулей 
Closes #109.
2025-05-22 12:32:51 +03:00

1.8 KiB
Raw Blame History

Список исправлений

http://95.215.8.74:5000/days_since_last_commit.png

22.05.2025: Исправлено несоответствие в названиях модулей в ЛР10-12.

  • irq_controller следует читать как interrupt_controller;
  • processor_unit следует читать как processor_system.

В рисунке II.12-3 добавлена разрядность сигнала irq_ret_o (должна быть 16 бит).

Обновлённый рисунок

.pic/Labs/lab_12_daisy_chain/fig_03.drawio.svg

Рисунок II.8-3. Структурная схема блока приоритетных прерываний.

13.05.2025: Исправлен рисунок II.8-3 — исправлена опечатка в названии нижнего сигнала (mem_wd_i → mem_wd_o).

Обновлённый рисунок

.pic/Labs/lab_08_lsu/fig_03.wavedrom.svg

Рисунок II.8-3. Временна́я диаграмма запросов на запись со стороны ядра и сигнала mem_wd_o.

29.03.2025: Исправлен рисунок II.4-4 — убрана логика безусловного перехода, т.к. она должна была появиться только в следующем параграфе.

Обновлённый рисунок

.pic/Labs/lab_04_cybercobra/ppd_4.drawio.svg

Рисунок II.4-4. Реализация условного перехода.