Andrei Solodovnikov 297ec87b38 Рефактор запуска моделирования

2024-01-31 18:52:18 +03:00

..

Debug manual

Рефактор Debug manual

2024-01-31 13:15:33 +03:00

Elaboration failed

Initial commit

2023-09-07 17:06:55 +03:00

How to add a mem-file

Initial commit

2023-09-07 17:06:55 +03:00

How to open a schematic

Рефактор Открытия схематика

2024-01-31 16:41:06 +03:00

How to program an fpga board

Рефактор руководства по прошивке ПЛИС

2024-01-31 17:43:50 +03:00

How to use Source Window

Переименование документа "Folder structure"

2024-01-31 18:24:01 +03:00

Install Vivado

Initial commit

2023-09-07 17:06:55 +03:00

Run Simulation

Рефактор запуска моделирования

2024-01-31 18:52:18 +03:00

Verilog Header

Initial commit

2023-09-07 17:06:55 +03:00

Vivado Trainer

Initial commit

2023-09-07 17:06:55 +03:00