Andrei Solodovnikov 746fb2794e ЛР8. Добавление сигнала сброса на вход LSU

2023-11-28 14:43:43 +03:00

..

Basic Verilog structures

ЛР3,7,12. Убрано использование магических констант при работе с памятью

2023-11-15 17:59:41 +03:00

Introduction

Initial commit

2023-09-07 17:06:55 +03:00

Labs

ЛР8. Добавление сигнала сброса на вход LSU

2023-11-28 14:43:43 +03:00

Other

Добавлена доп литература и полезные ссылки

2023-09-16 21:14:25 +03:00

README

Добавлен основной README

2023-09-15 12:04:38 +03:00

Vivado Basics

Шаги имплементации. Обновление схемы

2023-10-11 14:38:07 +03:00