Andrei Solodovnikov 2c7ea597cc ЛР5. Исправление описания операций в таблице

2023-12-06 01:00:50 +03:00

..

Basic Verilog structures

Исправление адреса в примере реализации контроллера

2023-12-03 23:34:01 +03:00

Introduction

Initial commit

2023-09-07 17:06:55 +03:00

Labs

ЛР5. Исправление описания операций в таблице

2023-12-06 01:00:50 +03:00

Other

Добавлена доп литература и полезные ссылки

2023-09-16 21:14:25 +03:00

README

Добавлен основной README

2023-09-15 12:04:38 +03:00

Vivado Basics

Шаги имплементации. Обновление схемы

2023-10-11 14:38:07 +03:00