mirror of
https://github.com/MPSU/APS.git
synced 2025-09-15 17:20:10 +00:00
Лабу по дейзи-цепочке необходимо вставить сразу после лабы по интеграции контроллера прерываний, поэтому приходится увеличить нумерацию оставшихся лаб.
3.2 KiB
3.2 KiB
Курс лабораторных работ
Полезное
- Студенческий сервер
- Создание базового проекта с прошивкой ПЛИС в Vivado
- Базовые конструкции Verilog
- Список типичных ошибок в Vivado и SystemVerilog
- Тестовое окружение
Порядок выполнения лабораторных работ для групп
ИБ, ИКТ, КТ, РТ
- Сумматор (01. Adder)
- АЛУ (02. Arithmetic-logic unit)
- Регистровый файл и внешняя память (03. Register file and memory)
- Простейшее программируемое устройство (04. Primitive programmable device)
ПИН, ПМ
- Сумматор (01. Adder)
- АЛУ (02. Arithmetic-logic unit)
- Регистровый файл и внешняя память (03. Register file and memory)
- Простейшее программируемое устройство (04. Primitive programmable device)
- Основной дешифратор (05. Main decoder)
-
- Тракт данных (06. Datapath)
- Интеграция блока загрузки и сохранения (09. LSU Integration)
- Интеграция подсистемы прерываний (11. Interrupt Integration)
- Периферийные устройства (13. Peripheral units)
- Программирование (14. Programming)
ИВТ
- АЛУ (02. Arithmetic-logic unit)
-
- Память (03. Register file and memory),
- Простейшее программируемое устройство (04. Primitive programmable device)
- Основной дешифратор (05. Main decoder)
- Тракт данных (06. Datapath)
-
- Модуль загрузки и сохранения (08. Load-store unit)
- Интеграция блока загрузки и сохранения (09. LSU Integration)
-
- Контроллер прерываний (10. Interrupt subsystem)
- Интеграция подсистемы прерываний (11. Interrupt Integration)
- Периферийные устройства (13. Peripheral units)
- Программирование (14. Programming)