mirror of
https://github.com/MPSU/APS.git
synced 2025-09-15 17:20:10 +00:00
60 lines
7.8 KiB
Markdown
60 lines
7.8 KiB
Markdown
# Вопросы к экзамену АПС для групп ПМ, ИВТ и ПИН
|
||
|
||
1. Процессоры. Определение, классификация, закономерности развития, области применения. Обобщенная структура микропроцессора. Общий алгоритм функционирования.
|
||
|
||
2. Арифметико-логические устройства. Определение, структура, подход к проектированию, основные уравнения работы АЛУ (пример синтеза выражения). Особенности знаковой и беззнаковой арифметики.
|
||
|
||
3. Арифметико-логические устройства. Определение, структура, подход к проектированию. Вариант АЛУ на основе мультиплексирования операций. Схема ускоренного переноса. Особенности знаковой и беззнаковой арифметики.
|
||
|
||
4. Особенности представления чисел в форматах с фиксированной и плавающей запятой. Особенности аппаратной реализации арифметических операций над числами в форматах с фиксированной и плавающей запятой.
|
||
|
||
5. Архитектура системы команд. Система команд и способы адресации операндов. Классификация архитектур по сложности кодирования инструкций (RISC, CISC). Уровни абстракции представления микропроцессора.
|
||
|
||
6. Компиляция программ с языков высокого уровня в машинные коды (представления условных операторов, циклов и вызова подпрограмм на примере языка ассемблера RISC-V). Трансляция, ассемблирование, компоновка.
|
||
|
||
7. Процессоры с однотактным, многотактным и конвейеризированным устройствами управления. Особенности построения. Достоинства и недостатки каждой из реализаций.
|
||
|
||
8. Устройство микропрограммного управления. Структура, способы формирования управляющих сигналов, адресация микрокоманд.
|
||
|
||
9. Подход к проектированию однотактного процессора на примере архитектуры RISC-V. Сравнение с другими подходами к реализации микроархитектуры.
|
||
|
||
10. Подход к проектированию многотактного процессора на примере архитектуры RISC-V. Сравнение с другими подходами к реализации микроархитектуры.
|
||
|
||
11. Подход к проектированию конвейерного процессора на примере архитектуры RISC-V. Сравнение с другими подходами к реализации микроархитектуры.
|
||
|
||
12. Структурные конфликты и способы их минимизации. Конфликты по данным, их классификация и примеры реализаций механизмов их обходов.
|
||
|
||
13. Сокращение потерь на выполнение команд перехода и методы минимизации конфликтов по управлению.
|
||
|
||
14. Методы повышения производительности процессоров: суперскалярность, суперконвейерность, гипертрейдинг, внеочередное исполнение команд, переименовывание регистров и т.п.
|
||
|
||
15. Основные режимы функционирования микропроцессорной системы: основная программа, подпрограмма, прерывания, ПДП. Обработка прерываний и исключений. Системы с циклическим опросом. Блок приоритетных прерываний.
|
||
|
||
16. Иерархия памяти: причины, зависимости, следствия. Статическое и динамическое ОЗУ. Организация систем памяти в микропроцессорных системах.
|
||
|
||
17. Принципы организации кэш-памяти. Способы отображения данных из ОЗУ в кэш-память. Варианты построения.
|
||
|
||
18. Виртуальная память. Принципы функционирования и способы организации виртуальной памяти. TLB.
|
||
|
||
19. Когерентность кэш. Примеры реализации когерентности кэш-памяти: VI, MSI, MESI.
|
||
|
||
20. Потоковобезопасное программирование. Семафоры. Примеры распределения и ограничения доступа к ресурсам на основе семафоров.
|
||
|
||
21. Механизм граничного сканирования регистров. JTAG. Области применения.
|
||
|
||
22. Обмен информацией между элементами в микропроцессорных системах. Организация шинного обмена. Виды и иерархии шин.
|
||
|
||
23. Арбитр магистрали. Алгоритмы и схемы арбитража. Методы повышения эффективности шин.
|
||
|
||
24. Организация систем ввода\вывода. Совмещенное и выделенное адресное пространство. Способы подключений периферийных устройств. Прямой доступ к памяти. Вычислительная машина с канальной системой ввода\вывода.
|
||
|
||
25. Классификация и описание архитектур по месту хранения операндов: аккумуляторная, стековая, мостовая, регистровая.
|
||
|
||
26. Классификация архитектур современных микропроцессоров. Архитектуры с полным и сокращенным набором команд, архитектура с длинным командным словом. Причины появления, достоинства и недостатки. Принстонская и гарвардская архитектуры. Фоннеймановские принципы построения компьютерных систем.
|
||
|
||
27. Микроконтроллеры. Определение, виды, характеристики, особенности построения и применения.
|
||
|
||
28. Процессоры общего назначения и методы повышения их производительности на примере реализации современной архитектуры x86 от Intel.
|
||
|
||
29. Классификации архитектур параллельных вычислительных систем: Флинна, по способу организации памяти. Нетрадиционные вычислители.
|