Logo
Explore Help
Sign In
MPSU/APS
1
0
Fork 0
You've already forked APS
mirror of https://github.com/MPSU/APS.git synced 2026-07-26 00:38:26 +00:00
Code Issues Packages Projects Releases Wiki Activity
Files
0bf9501c3f9f0643f39210010200c17f55919e1b
APS/.pic/Basic Verilog structures
History
footbooller a5397a4495 Translate Basic Verilog structures pictures to english
2026-06-24 01:05:44 +03:00
..
assignments
Translate Basic Verilog structures pictures to english
2026-06-24 01:05:44 +03:00
common mistakes
WIP: APS cumulative update (#98)
2024-09-02 10:20:08 +03:00
concatenation
Синхронизация с правками публикуемого издания (#101)
2025-02-12 17:53:52 +03:00
controllers
Синхронизация с правками публикуемого издания (#101)
2025-02-12 17:53:52 +03:00
latches
Вынос информации о защелках в отдельный документ
2024-02-03 12:19:47 +03:00
modules
Исправление рисунка в разделе "Проверь себя" документа по описанию модулей
2025-10-27 14:00:14 +03:00
multiplexors
Синхронизация с правками публикуемого издания (#101)
2025-02-12 17:53:52 +03:00
registers
Исправление масштаба изображений в документе "Регистры" (#107)
2025-04-19 14:58:21 +03:00
testbench
Translate Basic Verilog structures pictures to english
2026-06-24 01:05:44 +03:00
verilog syntax
Translate Basic Verilog structures pictures to english
2026-06-24 01:05:44 +03:00
Powered by Gitea Version: 1.24.5 Page: 205ms Template: 15ms
English
Bahasa Indonesia Deutsch English Español Français Gaeilge Italiano Latviešu Magyar nyelv Nederlands Polski Português de Portugal Português do Brasil Suomi Svenska Türkçe Čeština Ελληνικά Български Русский Українська فارسی മലയാളം 日本語 简体中文 繁體中文(台灣) 繁體中文(香港) 한국어
Licenses API