mirror of
https://github.com/MPSU/APS.git
synced 2025-09-15 09:10:10 +00:00
a28002e681
* WIP: APS cumulative update * Update How FPGA works.md * Перенос раздела "Последовательностная логика" в отдельный док * Исправление картинки * Исправление оформления индексов * Переработка раздела Vivado Basics * Добавление картинки в руководство по созданию проекта * Исправление ссылок в анализе rtl * Обновление изображения в sequential logic * Исправление ссылок в bug hunting * Исправление ссылок * Рефактор руководства по прошивке ПЛИС * Mass update * Update fig_10 * Restore fig_02
49 lines
3.2 KiB
Markdown
49 lines
3.2 KiB
Markdown
# Курс лабораторных работ
|
||
|
||
## Полезное
|
||
|
||
- [Создание базового проекта с прошивкой ПЛИС в Vivado](Vivado%20Basics/01.%20New%20project.md)
|
||
- [Базовые конструкции Verilog](Basic%20Verilog%20structures/)
|
||
- [Список типичных ошибок в Vivado и SystemVerilog](Other/FAQ.md)
|
||
- [Тестовое окружение](Basic%20Verilog%20structures/Testbench.md)
|
||
|
||
## Порядок выполнения лабораторных работ для групп
|
||
|
||
### ИБ, ИКТ, КТ, РТ
|
||
|
||
1. Сумматор ([01. Adder](Labs/01.%20Adder))
|
||
2. АЛУ ([02. Arithmetic-logic unit](Labs/02.%20Arithmetic-logic%20unit))
|
||
3. Регистровый файл и внешняя память ([03. Register file and memory](Labs/03.%20Register%20file%20and%20memory))
|
||
4. Простейшее программируемое устройство ([04. Primitive programmable device](Labs/04.%20Primitive%20programmable%20device))
|
||
|
||
### ПИН, ПМ
|
||
|
||
1. Сумматор ([01. Adder](Labs/01.%20Adder))
|
||
2. АЛУ ([02. Arithmetic-logic unit](Labs/02.%20Arithmetic-logic%20unit))
|
||
3. Регистровый файл и внешняя память ([03. Register file and memory](Labs/03.%20Register%20file%20and%20memory))
|
||
4. Простейшее программируемое устройство ([04. Primitive programmable device](Labs/04.%20Primitive%20programmable%20device))
|
||
5. Основной дешифратор ([05. Main decoder](Labs/05.%20Main%20decoder))
|
||
6.
|
||
1. Тракт данных ([07. Datapath](Labs/07.%20Datapath))
|
||
2. Интеграция блока загрузки и сохранения ([09. LSU Integration](Labs/09.%20LSU%20Integration))
|
||
3. Интеграция подсистемы прерываний ([11. Interrupt Integration](Labs/11.%20Interrupt%20integration))
|
||
7. Периферийные устройства ([13. Peripheral units](Labs/13.%20Peripheral%20units))
|
||
8. Программирование ([14. Programming](Labs/14.%20Programming))
|
||
|
||
### ИВТ
|
||
|
||
1. АЛУ ([02. Arithmetic-logic unit](Labs/02.%20Arithmetic-logic%20unit))
|
||
2.
|
||
1. Память ([03. Register file and memory](Labs/03.%20Register%20file%20and%20memory)),
|
||
2. Простейшее программируемое устройство ([04. Primitive programmable device](Labs/04.%20Primitive%20programmable%20device))
|
||
3. Основной дешифратор ([05. Main decoder](Labs/05.%20Main%20decoder))
|
||
4. Тракт данных ([07. Datapath](Labs/07.%20Datapath))
|
||
5.
|
||
1. Модуль загрузки и сохранения ([08. Load-store unit](Labs/08.%20Load-store%20unit))
|
||
2. Интеграция блока загрузки и сохранения ([09. LSU Integration](Labs/09.%20LSU%20Integration))
|
||
6.
|
||
1. Контроллер прерываний ([10. Interrupt subsystem](Labs/10.%20Interrupt%20subsystem))
|
||
2. Интеграция подсистемы прерываний ([11. Interrupt Integration](Labs/11.%20Interrupt%20integration))
|
||
7. Периферийные устройства ([13. Peripheral units](Labs/13.%20Peripheral%20units))
|
||
8. Программирование ([14. Programming](Labs/14.%20Programming))
|