Массив модулей позволяет описать 32-битный сумматор более лаконично и
что главнее — без использования цикла, который может навести на
крамольные мысли о программировании.
Пикча была сделана, когда лабы делались на Verilog. После перехода на
SystemVerilog стало невозможно использовать new в качестве шаблона имен
генерируемых сущностей.