Andrei Solodovnikov
9739429d6e
Синхронизация с правками публикуемого издания ( #101 )
...
* СП. Обновление предисловия
* СП. Обновление введения
* СП. Обновление лаб
* СП. Обновление доп материалов
* СП. Введение
* СП. Введение
* СП. ЛР№4, 15
* СП. Базовые конструкции Verilog
* Update Implementation steps.md
* СП. ЛР 4,5,7,8,14
* СП. ЛР№8
* Синхронизация правок
* СП. Финал
* Исправление ссылки на рисунок
* Обновление схемы
* Синхронизация правок
* Добавление белого фона .drawio-изображениям
* ЛР2. Исправление нумерации рисунка
2025-02-12 17:53:52 +03:00
Andrei Solodovnikov
34bfbdd03f
ЛР1. Переименование сигналов на рис.2, рис.5
2024-09-21 18:19:48 +03:00
Andrei Solodovnikov
2b225f729e
ЛР1. Обновление рисунков
2024-09-14 01:18:44 +03:00
Andrei Solodovnikov
bfdb65dec9
ЛР1. Исправление рисунка
2024-07-11 14:52:17 +03:00
Andrei Solodovnikov
8d2ea38c54
ЛР1. Замена generate на массив модулей
...
Массив модулей позволяет описать 32-битный сумматор более лаконично и
что главнее — без использования цикла, который может навести на
крамольные мысли о программировании.
2024-03-18 12:35:16 +03:00
Andrei Solodovnikov
54bc0e1336
ЛР1. Исправление пикчи с generate
...
Пикча была сделана, когда лабы делались на Verilog. После перехода на
SystemVerilog стало невозможно использовать new в качестве шаблона имен
генерируемых сущностей.
2024-02-07 10:00:37 +03:00
Andrei Solodovnikov
af6ef85074
Завершение экспорта drawio.png -> svg
2024-02-03 12:19:47 +03:00
Andrei Solodovnikov
0ede1572f7
Перенос drawio-изображений в svg-формат
2024-01-31 17:53:28 +03:00
Andrei Solodovnikov
f4c0960704
Initial commit
2023-09-07 17:06:55 +03:00
