Исправление имени модуля в примере FAQ

Fix the instantiation of the adder module in the testbench.
This commit is contained in:
Andrei Solodovnikov
2026-05-19 14:17:31 +03:00
committed by GitHub
parent 71cb2f3099
commit da422cfccb

View File

@@ -139,7 +139,7 @@ endmodule
module testbench();
logic A, B, C;
adder DUT(
half_adder DUT(
.A(A), // <- здесь будет ошибка,
// т.к. в модуле half_adder нет порта 'A'
.b(B),