MPSU/APS
1
0
Fork 0
mirror of https://github.com/MPSU/APS.git synced 2025-09-15 09:10:10 +00:00
Code Issues Packages Projects Releases Wiki Activity

ЛР9. Рефактор с учетом переработки лабораторных с памятью

Browse Source
This commit is contained in:
Andrei Solodovnikov
2024-07-18 14:21:11 +03:00
parent 0479c45d27
commit b6bd46e6b1
1 changed files with 2 additions and 3 deletions
Download Patch File Download Diff File Expand all files Collapse all files

5
Labs/09. LSU Integration/README.md
View File

@@ -8,12 +8,11 @@ _Рисунок 1. Подключение LSU в процессорную сис
## Задание
Интегрировать модуль `riscv_lsu` в модуль `riscv_unit` c использованием внешней памяти (`ext_mem`) из лабораторной работы №7.
Интегрировать модуль `riscv_lsu` в модуль `riscv_unit`.
## Порядок выполнения работы
1. Интегрируйте модули `riscv_lsu` и `ext_mem` в модуль `riscv_unit`.
1. Обратите внимание, что из модуля `riscv_unit` необходимо убрать логику сигнала `stall`, т.к. она была перемещена внутрь модуля `riscv_lsu`.
2. Модуль `data_mem` из ЛР3 заменяется модулем `ext_mem` из ЛР7.
2. После интеграции модулей, проверьте процессорную систему с помощью программы из ЛР6.
2. После интеграции модулей, проверьте процессорную систему с помощью [программы](../07.%20Datapath/#Задание) из ЛР№7.
1. Обратите внимание на то, как теперь исполняются инструкции `sw`, `sh`, `sb`, `lw`, `lh`, `lb`, `lhu`, `lbu`.