MPSU/APS
1
0
Fork 0
mirror of https://github.com/MPSU/APS.git synced 2025-09-15 17:20:10 +00:00
Code Issues Packages Projects Releases Wiki Activity

Завершение экспорта drawio.png -> svg

Browse Source
This commit is contained in:
Andrei Solodovnikov
2024-02-03 00:48:13 +03:00
parent fed19d962e
commit af6ef85074
9 changed files with 11 additions and 7 deletions
Download Patch File Download Diff File Expand all files Collapse all files

BIN
.pic/Introduction/Implementation steps/fig_01.drawio.png
View File

Binary file not shown.
Side by Side

Before

Width:  |  Height:  |  Size: 30 KiB

4
.pic/Introduction/Implementation steps/fig_01.drawio.svg Normal file
View File

File diff suppressed because one or more lines are too long
Side by Side

After

Width:  |  Height:  |  Size: 46 KiB

0
.pic/Labs/lab_01_adder/fig_06.drawio.png → .pic/Labs/lab_01_adder/fig_06.png
View File

Side by Side Swipe Overlay

Before

Width:  |  Height:  |  Size: 30 KiB

After

Width:  |  Height:  |  Size: 30 KiB

2
Introduction/Implementation steps.md
View File

@@ -16,7 +16,7 @@
Допустим, мы хотим реализовать следующую цифровую схему: Допустим, мы хотим реализовать следующую цифровую схему:
![../.pic/Introduction/Implementation%20steps/fig_01.drawio.png](../.pic/Introduction/Implementation%20steps/fig_01.drawio.png) ![../.pic/Introduction/Implementation%20steps/fig_01.drawio.svg](../.pic/Introduction/Implementation%20steps/fig_01.drawio.svg)
Её можно описать следующим **SystemVerilog**-кодом: Её можно описать следующим **SystemVerilog**-кодом:

2
Introduction/What is HDL.md
View File

@@ -31,7 +31,7 @@ _Рисунок 4. Структурная схема блока аппаратн
В какой-то момент, инженеры поняли, что проще описать цифровую схему в текстовом представлении, нежели в графическом. В какой-то момент, инженеры поняли, что проще описать цифровую схему в текстовом представлении, нежели в графическом.
Как можно описать цифровую схему текстом? Рассмотрим цифровую схему полусумматора: Как можно описать цифровую схему текстом? Рассмотрим цифровую схему полусумматора:
![Схема полусумматора](../.pic/Labs/lab_01_adder/fig_01.drawio.png) ![Схема полусумматора](../.pic/Labs/lab_01_adder/fig_01.drawio.svg)
_Рисунок 5. Цифровая схема полусумматора._ _Рисунок 5. Цифровая схема полусумматора._

2
Labs/01. Adder/README.md
View File

@@ -217,7 +217,7 @@ _Рисунок 5. Схема четырехбитного сумматора._
Для того, чтобы описать четырехбитный сумматор, необходимо подключить четыре однобитных подобно тому, как было описано в [`документе`](../../Basic%20Verilog%20structures/Modules.md#иерархия-модулей), который вы изучали перед лабораторной работой. Для того, чтобы описать четырехбитный сумматор, необходимо подключить четыре однобитных подобно тому, как было описано в [`документе`](../../Basic%20Verilog%20structures/Modules.md#иерархия-модулей), который вы изучали перед лабораторной работой.
![../../.pic/Labs/lab_01_adder/fig_06.drawio.png](../../.pic/Labs/lab_01_adder/fig_06.drawio.png) ![../../.pic/Labs/lab_01_adder/fig_06.png](../../.pic/Labs/lab_01_adder/fig_06.png)
_Рисунок 6. Схема четырехбитного сумматора, сгенерированная САПР Vivado._ _Рисунок 6. Схема четырехбитного сумматора, сгенерированная САПР Vivado._

2
Labs/03. Register file and memory/README.md
View File

@@ -50,7 +50,7 @@
Так же возможна реализация, в которой вход `write_data` и выход `read_data` объединены в единый вход/выход `data`. В этом случае операции чтения и записи разделены во времени и используют для этого один единый порт ввода-вывода (`inout`, двунаправленный порт) `data`. Так же возможна реализация, в которой вход `write_data` и выход `read_data` объединены в единый вход/выход `data`. В этом случае операции чтения и записи разделены во времени и используют для этого один единый порт ввода-вывода (`inout`, двунаправленный порт) `data`.
![../../.pic/Labs/lab_03_memory/fig_01.drawio.png](../../.pic/Labs/lab_03_memory/fig_01.drawio.svg) ![../../.pic/Labs/lab_03_memory/fig_01.drawio.svg](../../.pic/Labs/lab_03_memory/fig_01.drawio.svg)
_Рисунок 1. Примеры блоков ПЗУ и ОЗУ._ _Рисунок 1. Примеры блоков ПЗУ и ОЗУ._

2
Labs/12. Peripheral units/README.md
View File

@@ -127,7 +127,7 @@ sys_clk_rst_gen divider(.ex_clk_i(clk_i),.ex_areset_n_i(resetn_i),.div_i(5),.sys
## Задание ## Задание
В рамках данной лабораторной работы необходимо реализовать модули-контроллеры двух периферийных устройств, реализующих управление в соответствии с приведенной ниже картой памяти и встроить их в процессорную систему, используя [_рис. 1_](../../.pic/Labs/lab_12_periph/fig_01.drawio.png). На карте приведено шесть периферийных устройств, вам необходимо взять только два из них. Какие именно — сообщит преподаватель. В рамках данной лабораторной работы необходимо реализовать модули-контроллеры двух периферийных устройств, реализующих управление в соответствии с приведенной ниже картой памяти и встроить их в процессорную систему, используя [_рис. 1_](../../.pic/Labs/lab_12_periph/fig_01.drawio.svg). На карте приведено шесть периферийных устройств, вам необходимо взять только два из них. Какие именно — сообщит преподаватель.
![Карта памяти](../../.pic/Labs/lab_12_periph/fig_02.png) ![Карта памяти](../../.pic/Labs/lab_12_periph/fig_02.png)

4
Labs/14. Programming device/README.md
View File

@@ -224,7 +224,7 @@ module rw_instr_mem(
В основе работы модуля лежит конечный автомат со следующим графом перехода между состояниями: В основе работы модуля лежит конечный автомат со следующим графом перехода между состояниями:
![../../.pic/Labs/lab_14_programming_device/fig_03.drawio.png](../../.pic/Labs/lab_14_programming_device/fig_03.drawio.png) ![../../.pic/Labs/lab_14_programming_device/fig_03.drawio.svg](../../.pic/Labs/lab_14_programming_device/fig_03.drawio.svg)
_Рисунок 3. Граф перехода между состояниями программатора._ _Рисунок 3. Граф перехода между состояниями программатора._
@@ -473,7 +473,7 @@ endmodule
### Интеграция программатора в riscv_unit ### Интеграция программатора в riscv_unit
![../../.pic/Labs/lab_14_programming_device/fig_04.drawio.png](../../.pic/Labs/lab_14_programming_device/fig_04.drawio.png) ![../../.pic/Labs/lab_14_programming_device/fig_04.drawio.svg](../../.pic/Labs/lab_14_programming_device/fig_04.drawio.svg)
В первую очередь, необходимо заменить память инструкций и добавить новый модуль. После чего подключить программатор к памяти инструкций и мультиплексировать выход интерфейса памяти данных программатора с интерфейсом памяти данных LSU. Сигнал сброса процессора необходимо заменить на выход `core_reset_o`. В первую очередь, необходимо заменить память инструкций и добавить новый модуль. После чего подключить программатор к памяти инструкций и мультиплексировать выход интерфейса памяти данных программатора с интерфейсом памяти данных LSU. Сигнал сброса процессора необходимо заменить на выход `core_reset_o`.