MPSU/APS
1
0
Fork 0
mirror of https://github.com/MPSU/APS.git synced 2025-09-15 17:20:10 +00:00
Code Issues Packages Projects Releases Wiki Activity

Завершение экспорта drawio.png -> svg

Browse Source
This commit is contained in:
Andrei Solodovnikov
2024-02-03 00:48:13 +03:00
parent fed19d962e
commit af6ef85074
9 changed files with 11 additions and 7 deletions
Download Patch File Download Diff File Expand all files Collapse all files

2
Labs/01. Adder/README.md
View File

@@ -217,7 +217,7 @@ _Рисунок 5. Схема четырехбитного сумматора._
Для того, чтобы описать четырехбитный сумматор, необходимо подключить четыре однобитных подобно тому, как было описано в [`документе`](../../Basic%20Verilog%20structures/Modules.md#иерархия-модулей), который вы изучали перед лабораторной работой.
![../../.pic/Labs/lab_01_adder/fig_06.drawio.png](../../.pic/Labs/lab_01_adder/fig_06.drawio.png)
![../../.pic/Labs/lab_01_adder/fig_06.png](../../.pic/Labs/lab_01_adder/fig_06.png)
_Рисунок 6. Схема четырехбитного сумматора, сгенерированная САПР Vivado._