MPSU/APS
1
0
Fork 0
mirror of https://github.com/MPSU/APS.git synced 2025-09-15 09:10:10 +00:00
Code Issues Packages Projects Releases Wiki Activity

Завершение экспорта drawio.png -> svg

Browse Source
This commit is contained in:
Andrei Solodovnikov
2024-02-03 00:48:13 +03:00
parent fed19d962e
commit af6ef85074
9 changed files with 11 additions and 7 deletions
Download Patch File Download Diff File Expand all files Collapse all files

2
Introduction/Implementation steps.md
View File

@@ -16,7 +16,7 @@
Допустим, мы хотим реализовать следующую цифровую схему:
![../.pic/Introduction/Implementation%20steps/fig_01.drawio.png](../.pic/Introduction/Implementation%20steps/fig_01.drawio.png)
![../.pic/Introduction/Implementation%20steps/fig_01.drawio.svg](../.pic/Introduction/Implementation%20steps/fig_01.drawio.svg)
Её можно описать следующим **SystemVerilog**-кодом:

2
Introduction/What is HDL.md
View File

@@ -31,7 +31,7 @@ _Рисунок 4. Структурная схема блока аппаратн
В какой-то момент, инженеры поняли, что проще описать цифровую схему в текстовом представлении, нежели в графическом.
Как можно описать цифровую схему текстом? Рассмотрим цифровую схему полусумматора:
![Схема полусумматора](../.pic/Labs/lab_01_adder/fig_01.drawio.png)
![Схема полусумматора](../.pic/Labs/lab_01_adder/fig_01.drawio.svg)
_Рисунок 5. Цифровая схема полусумматора._