MPSU/APS
1
0
Fork 0
mirror of https://github.com/MPSU/APS.git synced 2025-09-15 09:10:10 +00:00
Code Issues Packages Projects Releases Wiki Activity

Опечатки и исправление ссылок ЛР №13 (#114)

Browse Source
This commit is contained in:
Eugene8388608
2025-06-05 12:10:16 +03:00
committed by GitHub
parent b6eb5f321a
commit 6d5ad4e0a1
2 changed files with 9 additions and 9 deletions
Download Patch File Download Diff File Expand all files Collapse all files

2
Basic Verilog structures/Controllers.md
View File

@@ -19,7 +19,7 @@
3. На входе `write_enable_i` выставлено значение `0`. 3. На входе `write_enable_i` выставлено значение `0`.
4. На входе `addr_i` выставлено значение `0xАДРЕС` 4. На входе `addr_i` выставлено значение `0xАДРЕС`
Обратите внимание на то, что **запрос на чтение** должен обрабатываться **синхронно** (выходные данные должны выдаваться по положительному фронту `clk_i`) так же как был реализован порт на чтение памяти данных в [ЛР№6](../06.%20Main%20memory/). Обратите внимание на то, что **запрос на чтение** должен обрабатываться **синхронно** (выходные данные должны выдаваться по положительному фронту `clk_i`) так же как был реализован порт на чтение памяти данных в [ЛР№6](../Labs/06.%20Main%20memory/).
При описании поддерживаемых режимов доступа по данному адресу используются следующее обозначения: При описании поддерживаемых режимов доступа по данному адресу используются следующее обозначения:

16
Labs/13. Peripheral units/README.md
View File

@@ -758,13 +758,13 @@ module vgachargen (
Файлы модуля: Файлы модуля:
- peripheral modules/vhachargen.sv - [peripheral modules/vgachargen.sv](peripheral%20modules/vgachargen.sv)
- peripheral modules/vhachargen_pkg.sv - [peripheral modules/vgachargen_pkg.sv](peripheral%20modules/vgachargen_pkg.sv)
- firmware/mem_files/lab_13_ps2_vga_instr.mem — этим файлом необходимо проинициализировать память инструкций - [firmware/mem_files/lab_13_ps2_vga_instr.mem](firmware/mem_files/lab_13_ps2_vga_instr.mem) — этим файлом необходимо проинициализировать память инструкций
- firmware/mem_files/lab_13_ps2ascii_data.mem — этим файлом необходимо проинициализировать память данных - [firmware/mem_files/lab_13_ps2ascii_data.mem](firmware/mem_files/lab_13_ps2ascii_data.mem) — этим файлом необходимо проинициализировать память данных
- firmware/mem_files/lab_13_vga_ch_t.mem - [firmware/mem_files/lab_13_vga_ch_t.mem](firmware/mem_files/lab_13_vga_ch_t.mem)
- firmware/mem_files/lab_13_vga_ch_map.mem - [firmware/mem_files/lab_13_vga_ch_map.mem](firmware/mem_files/lab_13_vga_ch_map.mem)
- firmware/mem_files/lab_13_vga_col_map.mem - [firmware/mem_files/lab_13_vga_col_map.mem](firmware/mem_files/lab_13_vga_col_map.mem)
Вам необходимо добавить в проект все эти файлы. Последние три файла отвечают за инициализацию памятей шрифтов[[3](https://fontstruct.com/fontstructions/show/346317/easycode)], символов и цветов. Инициализация будет выполнена автоматически. Главное, чтобы файлы были добавлены в проект. Вам необходимо добавить в проект все эти файлы. Последние три файла отвечают за инициализацию памятей шрифтов[[3](https://fontstruct.com/fontstructions/show/346317/easycode)], символов и цветов. Инициализация будет выполнена автоматически. Главное, чтобы файлы были добавлены в проект.
@@ -836,7 +836,7 @@ module vga_sb_ctrl (
- `char_tiff_rdata_o` подаётся на выход `read_data_o`. - `char_tiff_rdata_o` подаётся на выход `read_data_o`.
> [!Important] > [!Important]
> Обратите внимание на то, что контроллер vga является единственным контроллером, для которого не нужно реализовывать регистр перед выходом read_data_o для реализации синхронного чтения. Данная особенность обусловлена тем, что внутри модуля `vgachargen` уже находится блочная память с синхронным портом на чтение. Добавление ещё одного регистра приведёт к тому, данные будут "опаздывать" на один такт. Таким образом, данные на выход `read_data_o` необходимо подавать с помощью чисто комбинационной логики. > Обратите внимание на то, что контроллер vga является единственным контроллером, для которого не нужно реализовывать регистр перед выходом read_data_o для реализации синхронного чтения. Данная особенность обусловлена тем, что внутри модуля `vgachargen` уже находится блочная память с синхронным портом на чтение. Добавление ещё одного регистра приведёт к тому, что данные будут "опаздывать" на один такт. Таким образом, данные на выход `read_data_o` необходимо подавать с помощью чисто комбинационной логики.
## Список использованной литературы ## Список использованной литературы