From 6d5ad4e0a16c22ac5cb76199a82625f61cbf16a0 Mon Sep 17 00:00:00 2001 From: Eugene8388608 <15855754+Eugene8388608@users.noreply.github.com> Date: Thu, 5 Jun 2025 12:10:16 +0300 Subject: [PATCH] =?UTF-8?q?=D0=9E=D0=BF=D0=B5=D1=87=D0=B0=D1=82=D0=BA?= =?UTF-8?q?=D0=B8=20=D0=B8=20=D0=B8=D1=81=D0=BF=D1=80=D0=B0=D0=B2=D0=BB?= =?UTF-8?q?=D0=B5=D0=BD=D0=B8=D0=B5=20=D1=81=D1=81=D1=8B=D0=BB=D0=BE=D0=BA?= =?UTF-8?q?=20=D0=9B=D0=A0=20=E2=84=9613=20(#114)?= MIME-Version: 1.0 Content-Type: text/plain; charset=UTF-8 Content-Transfer-Encoding: 8bit --- Basic Verilog structures/Controllers.md | 2 +- Labs/13. Peripheral units/README.md | 16 ++++++++-------- 2 files changed, 9 insertions(+), 9 deletions(-) diff --git a/Basic Verilog structures/Controllers.md b/Basic Verilog structures/Controllers.md index 8262cba..1144ab5 100644 --- a/Basic Verilog structures/Controllers.md +++ b/Basic Verilog structures/Controllers.md @@ -19,7 +19,7 @@ 3. На входе `write_enable_i` выставлено значение `0`. 4. На входе `addr_i` выставлено значение `0xАДРЕС` -Обратите внимание на то, что **запрос на чтение** должен обрабатываться **синхронно** (выходные данные должны выдаваться по положительному фронту `clk_i`) так же как был реализован порт на чтение памяти данных в [ЛР№6](../06.%20Main%20memory/). +Обратите внимание на то, что **запрос на чтение** должен обрабатываться **синхронно** (выходные данные должны выдаваться по положительному фронту `clk_i`) так же как был реализован порт на чтение памяти данных в [ЛР№6](../Labs/06.%20Main%20memory/). При описании поддерживаемых режимов доступа по данному адресу используются следующее обозначения: diff --git a/Labs/13. Peripheral units/README.md b/Labs/13. Peripheral units/README.md index 6dc54f4..9195b14 100644 --- a/Labs/13. Peripheral units/README.md +++ b/Labs/13. Peripheral units/README.md @@ -758,13 +758,13 @@ module vgachargen ( Файлы модуля: -- peripheral modules/vhachargen.sv -- peripheral modules/vhachargen_pkg.sv -- firmware/mem_files/lab_13_ps2_vga_instr.mem — этим файлом необходимо проинициализировать память инструкций -- firmware/mem_files/lab_13_ps2ascii_data.mem — этим файлом необходимо проинициализировать память данных -- firmware/mem_files/lab_13_vga_ch_t.mem -- firmware/mem_files/lab_13_vga_ch_map.mem -- firmware/mem_files/lab_13_vga_col_map.mem +- [peripheral modules/vgachargen.sv](peripheral%20modules/vgachargen.sv) +- [peripheral modules/vgachargen_pkg.sv](peripheral%20modules/vgachargen_pkg.sv) +- [firmware/mem_files/lab_13_ps2_vga_instr.mem](firmware/mem_files/lab_13_ps2_vga_instr.mem) — этим файлом необходимо проинициализировать память инструкций +- [firmware/mem_files/lab_13_ps2ascii_data.mem](firmware/mem_files/lab_13_ps2ascii_data.mem) — этим файлом необходимо проинициализировать память данных +- [firmware/mem_files/lab_13_vga_ch_t.mem](firmware/mem_files/lab_13_vga_ch_t.mem) +- [firmware/mem_files/lab_13_vga_ch_map.mem](firmware/mem_files/lab_13_vga_ch_map.mem) +- [firmware/mem_files/lab_13_vga_col_map.mem](firmware/mem_files/lab_13_vga_col_map.mem) Вам необходимо добавить в проект все эти файлы. Последние три файла отвечают за инициализацию памятей шрифтов[[3](https://fontstruct.com/fontstructions/show/346317/easycode)], символов и цветов. Инициализация будет выполнена автоматически. Главное, чтобы файлы были добавлены в проект. @@ -836,7 +836,7 @@ module vga_sb_ctrl ( - `char_tiff_rdata_o` подаётся на выход `read_data_o`. > [!Important] -> Обратите внимание на то, что контроллер vga является единственным контроллером, для которого не нужно реализовывать регистр перед выходом read_data_o для реализации синхронного чтения. Данная особенность обусловлена тем, что внутри модуля `vgachargen` уже находится блочная память с синхронным портом на чтение. Добавление ещё одного регистра приведёт к тому, данные будут "опаздывать" на один такт. Таким образом, данные на выход `read_data_o` необходимо подавать с помощью чисто комбинационной логики. +> Обратите внимание на то, что контроллер vga является единственным контроллером, для которого не нужно реализовывать регистр перед выходом read_data_o для реализации синхронного чтения. Данная особенность обусловлена тем, что внутри модуля `vgachargen` уже находится блочная память с синхронным портом на чтение. Добавление ещё одного регистра приведёт к тому, что данные будут "опаздывать" на один такт. Таким образом, данные на выход `read_data_o` необходимо подавать с помощью чисто комбинационной логики. ## Список использованной литературы