MPSU/APS
1
0
Fork 0
mirror of https://github.com/MPSU/APS.git synced 2026-04-18 10:25:33 +00:00
Code Issues Packages Projects Releases Wiki Activity

ЛР2. Унификация заголовка

Browse Source
This commit is contained in:
Andrei Solodovnikov
2026-04-14 09:45:33 +03:00
committed by GitHub
parent b480505e11
commit 40074bcb25
1 changed files with 1 additions and 1 deletions
Download Patch File Download Diff File Expand all files Collapse all files

2
Labs/02. Arithmetic-logic unit/README.md
View File

@@ -12,7 +12,7 @@
- способами описания [мультиплексора](../../Basic%20Verilog%20structures/Multiplexors.md) на языке SystemVerilog. - способами описания [мультиплексора](../../Basic%20Verilog%20structures/Multiplexors.md) на языке SystemVerilog.
## Общий ход выполнения работы ## Ход работы
1. Изучить устройство и принцип работы АЛУ (раздел [#теория](#Теория)) 1. Изучить устройство и принцип работы АЛУ (раздел [#теория](#Теория))
2. Изучить языковые конструкции SystemVerilog для реализации АЛУ (раздел [#инструменты](#Инструменты)) 2. Изучить языковые конструкции SystemVerilog для реализации АЛУ (раздел [#инструменты](#Инструменты))