From 40074bcb25aab572372cdb0cf8220656f1f39c75 Mon Sep 17 00:00:00 2001 From: Andrei Solodovnikov Date: Tue, 14 Apr 2026 09:45:33 +0300 Subject: [PATCH] =?UTF-8?q?=D0=9B=D0=A02.=20=D0=A3=D0=BD=D0=B8=D1=84=D0=B8?= =?UTF-8?q?=D0=BA=D0=B0=D1=86=D0=B8=D1=8F=20=D0=B7=D0=B0=D0=B3=D0=BE=D0=BB?= =?UTF-8?q?=D0=BE=D0=B2=D0=BA=D0=B0?= MIME-Version: 1.0 Content-Type: text/plain; charset=UTF-8 Content-Transfer-Encoding: 8bit --- Labs/02. Arithmetic-logic unit/README.md | 2 +- 1 file changed, 1 insertion(+), 1 deletion(-) diff --git a/Labs/02. Arithmetic-logic unit/README.md b/Labs/02. Arithmetic-logic unit/README.md index 345f7bc..ebfdb75 100644 --- a/Labs/02. Arithmetic-logic unit/README.md +++ b/Labs/02. Arithmetic-logic unit/README.md @@ -12,7 +12,7 @@ - способами описания [мультиплексора](../../Basic%20Verilog%20structures/Multiplexors.md) на языке SystemVerilog. -## Общий ход выполнения работы +## Ход работы 1. Изучить устройство и принцип работы АЛУ (раздел [#теория](#Теория)) 2. Изучить языковые конструкции SystemVerilog для реализации АЛУ (раздел [#инструменты](#Инструменты))