MPSU/APS
1
0
Fork 0
mirror of https://github.com/MPSU/APS.git synced 2025-09-15 17:20:10 +00:00
Code Issues Packages Projects Releases Wiki Activity

ЛР16. Исправление адресов

Browse Source
This commit is contained in:
Andrei Solodovnikov
2024-06-28 14:36:25 +03:00
committed by GitHub
parent a6bcc2f718
commit 3ed1a3d274
1 changed files with 3 additions and 4 deletions
Download Patch File Download Diff File Expand all files Collapse all files

7
Labs/16. Coremark/README.md
View File

@@ -52,9 +52,9 @@
|Адрес|Режим доступа|Допустимые значения| Функциональное назначение |
|-----|-------------|-------------------|---------------------------------------------------------------------------------------|
|0x00 | R | [0:2³²-1] | Значение младших 32 бит системного счетчика, доступное только для чтения |
|0x00 | R | [0:2³²-1] | Значение старших 32 бит системного счетчика, доступное только для чтения |
|0x04 | R | [0:2³²-1] | Значение старших 32 бит системного счетчика, доступное только для чтения |
|0x08 | RW | [0:2³²-1] | Указание младших 32 бит задержки, спустя которую таймер будет генерировать прерывание |
|0x08 | RW | [0:2³²-1] | Указание старших 32 бит задержки, спустя которую таймер будет генерировать прерывание |
|0x0c | RW | [0:2³²-1] | Указание старших 32 бит задержки, спустя которую таймер будет генерировать прерывание |
|0x10 | RW | [0:2] | Указание режима генерации прерываний (выключен, заданное число раз, бесконечно) |
|0x14 | RW | [0:2³²-1] | Указание количества повторений генерации прерываний |
|0x24 | W | 1 | Программный сброс |
@@ -71,8 +71,7 @@ module timer_sb_ctrl(
input logic req_i,
input logic write_enable_i,
input logic [31:0] addr_i,
input logic [31:0] write_data_i, // не используется, добавлен для
// совместимости с системной шиной
input logic [31:0] write_data_i,
output logic [31:0] read_data_o,
output logic ready_o,
/*