MPSU/APS
1
0
Fork 0
mirror of https://github.com/MPSU/APS.git synced 2025-09-15 17:20:10 +00:00
Code Issues Packages Projects Releases Wiki Activity
Files
ca6171cd545cc38ab6909da20de8a079f37fef72
APS/Labs/11. Interrupt integration
History
Andrei Solodovnikov ca6171cd54 ЛР11. Добавлена задержка перед завершением тб 
Тестбенч не успевал вернуться в бесконечный цикл после возврата из
обработчика прерывания.
2023-11-14 21:53:05 +03:00
..
irq_program.txt
ЛР11. Добавление тестбенча
2023-11-14 16:07:15 +03:00
README.md
ЛР11. Добавление тестбенча
2023-11-14 16:07:15 +03:00
tb_irq_unit.sv
ЛР11. Добавлена задержка перед завершением тб
2023-11-14 21:53:05 +03:00

README.md

Лабораторная работа 11 "Интеграция подсистемы прерываний"

После реализации подсистемы прерываний, её необходимо интегрировать в процессорную систему. Для этого необходимо обновить модуль riscv_core по приведенной ниже схеме:

../../.pic/Labs/lab_08_lsu/fig_01.drawio.png

Схема без выделения новых частей относительно старой версии модуля

../../.pic/Labs/lab_11_irq_integration/fig_01.drawio.png

Задание

Интегрировать модули csr_controller и irq_controller в модуль riscv_core.

Порядок выполнения работы

  1. Интегрируйте модули csr_controller и irq_controller в модуль riscv_core.
    1. Обратите внимание, что что в модуле riscv_core появились новые входные и выходные сигналы: irq_req_i и irq_ret_o. Эти сигналы должны быть использованы при подключении riscv_core в модуле riscv_unit.
      1. Ко входу irq_req_i должен быть подключен провод irq_req, другой конец которого пока не будет ни к чему подключен (в следующей лабораторной это будет изменено).
      2. К выходу irq_ret_o необходимо подключить провод irq_ret, который также пока не будет использован.
  2. После интеграции модулей, проверьте процессорную систему с помощью программы, текст которой был представлен в ЛР10 с помощью предоставленного тестбенча.