Files
APS/.pic/Basic Verilog structures/controllers/fig_09.drawio.png
Andrei Solodovnikov a47e4d441c ЛР3,7,12. Убрано использование магических констант при работе с памятью
Данная логика не используется в реальных проектах и добавляет большие
мультиплексоры, отрицательно сказывающиеся на таймингах схемы.
2023-11-15 17:59:41 +03:00

175 KiB
1018x756px

/MPSU/APS/raw/commit/9bbbe0c820a1b0ba79cc7c126fd9c3d4919c0950/.pic/Basic%20Verilog%20structures/controllers/fig_09.drawio.png