Andrei Solodovnikov 8d2ea38c54 ЛР1. Замена generate на массив модулей ...

Массив модулей позволяет описать 32-битный сумматор более лаконично и
что главнее — без использования цикла, который может навести на
крамольные мысли о программировании.

2024-03-18 12:35:16 +03:00

..

Basic Verilog structures

Рефактор присваиваний

2024-02-06 16:11:07 +03:00

Introduction

Завершение экспорта drawio.png -> svg

2024-02-03 12:19:47 +03:00

Labs

ЛР1. Замена generate на массив модулей

2024-03-18 12:35:16 +03:00

Lectures

КЛ 8, 10. Исправление ошибки в микроархитектуре

2024-01-14 14:57:37 +03:00

Other

Доработка документа по rv32i

2024-03-07 12:24:50 +03:00

README

Добавлен основной README

2023-09-15 12:04:38 +03:00

Vivado Basics

Исправление пикчи в руководстве по программированию ПЛИС

2024-02-13 16:50:52 +03:00