MPSU/APS
1
0
Fork 0
mirror of https://github.com/MPSU/APS.git synced 2025-09-15 17:20:10 +00:00
Code Issues Packages Projects Releases Wiki Activity
Files
7b58389d55a132b0ad141fc0c44e4e231c9a6d59
APS/Labs/09. LSU Integration
History
Andrei Solodovnikov a28002e681 WIP: APS cumulative update (#98) 
* WIP: APS cumulative update

* Update How FPGA works.md

* Перенос раздела "Последовательностная логика" в отдельный док

* Исправление картинки

* Исправление оформления индексов

* Переработка раздела Vivado Basics

* Добавление картинки в руководство по созданию проекта

* Исправление ссылок в анализе rtl

* Обновление изображения в sequential logic

* Исправление ссылок в bug hunting

* Исправление ссылок

* Рефактор руководства по прошивке ПЛИС

* Mass update

* Update fig_10

* Restore fig_02
2024-09-02 10:20:08 +03:00
..
README.md
WIP: APS cumulative update (#98)
2024-09-02 10:20:08 +03:00

README.md

Лабораторная работа №9 "Интеграция блока загрузки и сохранения"

После реализации блока загрузки и сохранения, его необходимо интегрировать в процессорную систему, реализованную в рамках ЛР№7. На рис. 1 представлена схема, иллюстрирующая интеграцию компонентов:

../../.pic/Labs/lab_08_lsu/fig_01.drawio.svg

Рисунок 1. Подключение LSU в процессорную систему.

Материалы для подготовки к лабораторной работе

Перед выполнение данной лабораторной работы, рекомендуется изучить теоретическую часть ЛР№8.

Задание

Интегрировать модуль lsu в модуль processor_system.

Порядок выполнения работы

  1. Интегрируйте модули lsu и data_mem в модуль processor_system.
    1. Обратите внимание, что из модуля processor_system необходимо убрать логику сигнала stall, т.к. она была перемещена внутрь модуля lsu.
  2. После интеграции модулей, проверьте процессорную систему с помощью программы и верификационного окружения из ЛР№7.
    1. Обратите внимание на то, как теперь исполняются инструкции sw, sh, sb, lw, lh, lb, lhu, lbu.
  3. Данная лабораторная работа не предполагает проверки в ПЛИС.