Files
APS/.pic/Basic Verilog structures/controllers/fig_09.drawio.png
Andrei Solodovnikov a47e4d441c ЛР3,7,12. Убрано использование магических констант при работе с памятью
Данная логика не используется в реальных проектах и добавляет большие
мультиплексоры, отрицательно сказывающиеся на таймингах схемы.
2023-11-15 17:59:41 +03:00

175 KiB
1018x756px

/MPSU/APS/raw/commit/0f433e1b25c5304b23c1a4d8c14ad7d32288fc07/.pic/Basic%20Verilog%20structures/controllers/fig_09.drawio.png