MPSU/APS
1
0
Fork 0
mirror of https://github.com/MPSU/APS.git synced 2025-11-20 15:00:39 +00:00
Code Issues Packages Projects Releases Wiki Activity

Compare commits

base: MPSU:b650e7445778eac9a7f39660230351091a4b1305
Branches Tags
MPSU:master MPSU:feedback_workup
..
compare: MPSU:3d535f765bd1a9e8326a135c20bba2887fd443d2
Branches Tags
MPSU:master MPSU:feedback_workup

2 Commits
b650e74457 ... 3d535f765b

Author SHA1 Message Date
Солодовников Андрей Павлович
3d535f765b Добавление комментариев в constraints 
Это позволяет понимать к какому модулю относится какой файл
constraints.
 2025-10-08 10:09:21 +03:00
Andrei Solodovnikov
c045536401 ЛР2. Уточнение формулировки в порядке выполнения задания 2025-10-08 09:55:14 +03:00
7 changed files with 13 additions and 7 deletions
Expand all files Collapse all files

3
Labs/01. Adder/board files/nexys_a7_100t.xdc
View File

@@ -1,4 +1,5 @@
## This file is a general .xdc for the Nexys A7-100T ## This file is a .xdc for module fulladder32
## running on the Nexys A7-100T
## To use it in a project: ## To use it in a project:
## - uncomment the lines corresponding to used pins ## - uncomment the lines corresponding to used pins
## - rename the used ports (in each line, after get_ports) according to the top level signal names in the project ## - rename the used ports (in each line, after get_ports) according to the top level signal names in the project

2
Labs/02. Arithmetic-logic unit/README.md
View File

@@ -321,7 +321,7 @@ _Рисунок 5. Пример схемы, реализующей АЛУ._
2. Следите за разрядностью ваших сигналов. 2. Следите за разрядностью ваших сигналов.
3. Для реализации АЛУ, руководствуйтесь таблицей с операциями, а не схемой в конце задания, которая приведена в качестве референса. Обратите внимание, в одной половине операций `flag_o` должен быть равен нулю, в другой `result_o` (т.е. всегда либо один, либо другой сигнал должен быть равен нулю). Именно поэтому удобней всего будет описывать АЛУ в двух разных блоках `case`. 3. Для реализации АЛУ, руководствуйтесь таблицей с операциями, а не схемой в конце задания, которая приведена в качестве референса. Обратите внимание, в одной половине операций `flag_o` должен быть равен нулю, в другой `result_o` (т.е. всегда либо один, либо другой сигнал должен быть равен нулю). Именно поэтому удобней всего будет описывать АЛУ в двух разных блоках `case`.
4. Вам не нужно переписывать опкоды из таблицы в качестве вариантов для блока `case`. Вместо этого используйте символьные имена с помощью параметров, импортированных из пакета `alu_opcodes_pkg`. 4. Вам не нужно переписывать опкоды из таблицы в качестве вариантов для блока `case`. Вместо этого используйте символьные имена с помощью параметров, импортированных из пакета `alu_opcodes_pkg`.
5. При операции сложения вы **должны** использовать ваш 32-битный сумматор из первой лабораторной (описывая вычитание сумматор использовать не надо, можно использовать `-`). 5. Описывая операцию сложения вы **должны** использовать ваш 32-битный сумматор из первой лабораторной. При описании вычитания сумматор использовать не надо, можно использовать оператор `-`.
1. При подключении сумматора, на входной бит переноса необходимо подать значение `1'b0`. Если не подать значение на входной бит переноса, результат суммы будет не определен (т.к. не определено одно из слагаемых). 1. При подключении сумматора, на входной бит переноса необходимо подать значение `1'b0`. Если не подать значение на входной бит переноса, результат суммы будет не определен (т.к. не определено одно из слагаемых).
2. Выходной бит переноса при подключении сумматора можно не указывать, т.к. он использоваться не будет. 2. Выходной бит переноса при подключении сумматора можно не указывать, т.к. он использоваться не будет.
6. При реализации операций сдвига, руководствуйтесь [особенностями реализации сдвигов](#особенности-реализации-сдвига). 6. При реализации операций сдвига, руководствуйтесь [особенностями реализации сдвигов](#особенности-реализации-сдвига).

3
Labs/02. Arithmetic-logic unit/board files/nexys_a7_100t.xdc
View File

@@ -1,4 +1,5 @@
## This file is a general .xdc for the Nexys A7-100T ## This file is a .xdc for module alu
## running on the Nexys A7-100T
## To use it in a project: ## To use it in a project:
## - uncomment the lines corresponding to used pins ## - uncomment the lines corresponding to used pins
## - rename the used ports (in each line, after get_ports) according to the top level signal names in the project ## - rename the used ports (in each line, after get_ports) according to the top level signal names in the project

3
Labs/03. Register file and memory/board files/nexys_a7_100t.xdc
View File

@@ -1,4 +1,5 @@
## This file is a general .xdc for the Nexys A7-100T ## This file is a .xdc for module register_file
## running on the Nexys A7-100T
## To use it in a project: ## To use it in a project:
## - uncomment the lines corresponding to used pins ## - uncomment the lines corresponding to used pins
## - rename the used ports (in each line, after get_ports) according to the top level signal names in the project ## - rename the used ports (in each line, after get_ports) according to the top level signal names in the project

3
Labs/04. Primitive programmable device/board files/nexys_a7_100t.xdc
View File

@@ -1,4 +1,5 @@
## This file is a general .xdc for the Nexys A7-100T ## This file is a .xdc for module CYBERcobra
## running on the Nexys A7-100T
## To use it in a project: ## To use it in a project:
## - uncomment the lines corresponding to used pins ## - uncomment the lines corresponding to used pins
## - rename the used ports (in each line, after get_ports) according to the top level signal names in the project ## - rename the used ports (in each line, after get_ports) according to the top level signal names in the project

3
Labs/07. Datapath/board files/nexys_a7_100t.xdc
View File

@@ -1,4 +1,5 @@
## This file is a general .xdc for the Nexys A7-100T ## This file is a .xdc for module processor_system (labs 7-11)
## running on the Nexys A7-100T
## To use it in a project: ## To use it in a project:
## - uncomment the lines corresponding to used pins ## - uncomment the lines corresponding to used pins
## - rename the used ports (in each line, after get_ports) according to the top level signal names in the project ## - rename the used ports (in each line, after get_ports) according to the top level signal names in the project

3
Labs/13. Peripheral units/nexys_a7_100t.xdc
View File

@@ -1,4 +1,5 @@
## This file is a general .xdc for the Nexys A7-100T ## This file is a .xdc for module processor_system (lab 13)
## running on the Nexys A7-100T
## To use it in a project: ## To use it in a project:
## - uncomment the lines corresponding to used pins ## - uncomment the lines corresponding to used pins
## - rename the used ports (in each line, after get_ports) according to the top level signal names in the project ## - rename the used ports (in each line, after get_ports) according to the top level signal names in the project