MPSU/APS
1
0
Fork 0
mirror of https://github.com/MPSU/APS.git synced 2026-04-18 10:25:33 +00:00
Code Issues Packages Projects Releases Wiki Activity

Compare commits

base: MPSU:b480505e11eec2af5160a57c4335e7ebb70db382
Branches Tags
MPSU:master MPSU:english_version
..
compare: MPSU:896f7fccda23a53f958a47b2dc22e1ad152b7538
Branches Tags
MPSU:master MPSU:english_version

2 Commits
b480505e11 ... 896f7fccda

Author SHA1 Message Date
Andrei Solodovnikov
896f7fccda ЛР10. Унификация заголовка 2026-04-14 09:46:01 +03:00
Andrei Solodovnikov
40074bcb25 ЛР2. Унификация заголовка 2026-04-14 09:45:33 +03:00
2 changed files with 2 additions and 2 deletions
Expand all files Collapse all files

2
Labs/02. Arithmetic-logic unit/README.md
View File

@@ -12,7 +12,7 @@
- способами описания [мультиплексора](../../Basic%20Verilog%20structures/Multiplexors.md) на языке SystemVerilog. - способами описания [мультиплексора](../../Basic%20Verilog%20structures/Multiplexors.md) на языке SystemVerilog.
## Общий ход выполнения работы ## Ход работы
1. Изучить устройство и принцип работы АЛУ (раздел [#теория](#Теория)) 1. Изучить устройство и принцип работы АЛУ (раздел [#теория](#Теория))
2. Изучить языковые конструкции SystemVerilog для реализации АЛУ (раздел [#инструменты](#Инструменты)) 2. Изучить языковые конструкции SystemVerilog для реализации АЛУ (раздел [#инструменты](#Инструменты))

2
Labs/10. Interrupt subsystem/README.md
View File

@@ -11,7 +11,7 @@
1. Описать модуль контроллера прерываний. 1. Описать модуль контроллера прерываний.
2. Описать модуль контроллера регистров статуса и контроля (**CSR**-контроллер). 2. Описать модуль контроллера регистров статуса и контроля (**CSR**-контроллер).
## Ход выполнения ## Ход работы
1. Изучение теории по прерываниям и исключениям в архитектуре RISC-V, включая работу с регистрами статуса и контроля (**CSR**) и механизмы реализации прерываний. 1. Изучение теории по прерываниям и исключениям в архитектуре RISC-V, включая работу с регистрами статуса и контроля (**CSR**) и механизмы реализации прерываний.
2. Реализация схемы обработки прерывания для устройства на основе RISC-V 2. Реализация схемы обработки прерывания для устройства на основе RISC-V