mirror of
https://github.com/MPSU/APS.git
synced 2026-04-18 10:25:33 +00:00
Compare commits
2 Commits
b480505e11
...
896f7fccda
| Author | SHA1 | Date | |
|---|---|---|---|
|
|
896f7fccda | ||
|
|
40074bcb25 |
@@ -12,7 +12,7 @@
|
||||
|
||||
- способами описания [мультиплексора](../../Basic%20Verilog%20structures/Multiplexors.md) на языке SystemVerilog.
|
||||
|
||||
## Общий ход выполнения работы
|
||||
## Ход работы
|
||||
|
||||
1. Изучить устройство и принцип работы АЛУ (раздел [#теория](#Теория))
|
||||
2. Изучить языковые конструкции SystemVerilog для реализации АЛУ (раздел [#инструменты](#Инструменты))
|
||||
|
||||
@@ -11,7 +11,7 @@
|
||||
1. Описать модуль контроллера прерываний.
|
||||
2. Описать модуль контроллера регистров статуса и контроля (**CSR**-контроллер).
|
||||
|
||||
## Ход выполнения
|
||||
## Ход работы
|
||||
|
||||
1. Изучение теории по прерываниям и исключениям в архитектуре RISC-V, включая работу с регистрами статуса и контроля (**CSR**) и механизмы реализации прерываний.
|
||||
2. Реализация схемы обработки прерывания для устройства на основе RISC-V
|
||||
|
||||
Reference in New Issue
Block a user