MPSU/APS
1
0
Fork 0
mirror of https://github.com/MPSU/APS.git synced 2025-09-16 17:40:41 +00:00
Code Issues Packages Projects Releases Wiki Activity
92 Commits 1 Branch 0 Tags
429907bfd63e856930dfe832daadc4b273a8cab3
Commit Graph

3 Commits

Author SHA1 Message Date
Andrei Solodovnikov
9f0aabe284 ЛР11. Убрано упоминание об использовании обратного кейса 
Для реализации логики приоритетного мультиплексора предлагалось
использовать case (1'b1).
В статье "SystemVerilog's priority & unique - A Solution to Verilog's
'full_case' & 'parallel_case' Evil Twins!" не рекомендуется подобная
практика.
 2023-10-04 23:55:36 +03:00
Andrei Solodovnikov
e16cb09099 ЛР12. Обновление методички 2023-09-24 10:49:29 +03:00
Andrei Solodovnikov
3769cdb972 ЛР10-11. Добавлена методичка по прерываниям 2023-09-14 21:58:27 +03:00