From f8ebc5fd1adddbd2378637262ccb4f970ba4299b Mon Sep 17 00:00:00 2001 From: Andrei Solodovnikov Date: Tue, 27 Feb 2024 13:04:13 +0300 Subject: [PATCH] Update Multiplexors.md --- Basic Verilog structures/Multiplexors.md | 2 +- 1 file changed, 1 insertion(+), 1 deletion(-) diff --git a/Basic Verilog structures/Multiplexors.md b/Basic Verilog structures/Multiplexors.md index 1d2464c..5a3977e 100644 --- a/Basic Verilog structures/Multiplexors.md +++ b/Basic Verilog structures/Multiplexors.md @@ -217,7 +217,7 @@ assign one_bit_result = bus1024[select]; 1. Существует несколько типов блока `always`: `always_comb`, `always_ff`, `always_latch`, определяющих то, к чему будет подключена описанная в этом блоке логика: проводу, регистру или защелке соответственно. В данных лабораторных работах вам нужно будет пользоваться блоками `always_ff` и `always_comb`, причем: 1. внутри блока `always_ff` необходимо использовать оператор неблокирующего присваивания (`<=`); 2. внутри блока `always_comb` необходимо использовать оператор блокирующего присваивания (`=`). - 2. Присваивание для любого сигнала возможно только внутри **одного** блока always. Два разных сигнала могут присваиваться как в одном блоке always, так каждый в отдельном, но операция присваивания одному и тому же сигналу в двух разных блоках always — нет. + 2. Присваивание для любого сигнала возможно только внутри **одного** блока always. Два разных сигнала могут присваиваться как в одном блоке always, так и каждый в отдельном, но операция присваивания одному и тому же сигналу в двух разных блоках always — нет. ---