From ee53a93279581df273fc865ffe2acea480ed0aec Mon Sep 17 00:00:00 2001 From: Andrei Solodovnikov Date: Wed, 14 Aug 2024 11:28:30 +0300 Subject: [PATCH] =?UTF-8?q?=D0=98=D1=81=D0=BF=D1=80=D0=B0=D0=B2=D0=BB?= =?UTF-8?q?=D0=B5=D0=BD=D0=B8=D0=B5=20=D1=81=D1=81=D1=8B=D0=BB=D0=BA=D0=B8?= =?UTF-8?q?=20=D0=BD=D0=B0=20=D1=80=D0=B8=D1=81=D1=83=D0=BD=D0=BE=D0=BA=20?= =?UTF-8?q?=D0=B2=20=D0=9A=D0=B0=D0=BA=20=D1=80=D0=B0=D0=B1=D0=BE=D1=82?= =?UTF-8?q?=D0=B0=D0=B5=D1=82=20=D0=9F=D0=9B=D0=98=D0=A1?= MIME-Version: 1.0 Content-Type: text/plain; charset=UTF-8 Content-Transfer-Encoding: 8bit --- Introduction/How FPGA works.md | 2 +- 1 file changed, 1 insertion(+), 1 deletion(-) diff --git a/Introduction/How FPGA works.md b/Introduction/How FPGA works.md index d17f1ff..fc56913 100644 --- a/Introduction/How FPGA works.md +++ b/Introduction/How FPGA works.md @@ -157,7 +157,7 @@ _Рисунок 12. Реализация мультиплексора, испо ### Программируемая память -Из транзисторов можно построить не только логические элементы, но и элементы памяти. На рис. 8 представлена схема простейшей ячейки статической памяти, состоящей из транзистора и двух инверторов (т.е. суммарно состоящей из 5 транзисторов, поэтому она называется **5T** SRAM). Данная ячейка реализует 1 бит конфигурируемой памяти, являвшейся одним из основных компонентов самой первой ПЛИС. +Из транзисторов можно построить не только логические элементы, но и элементы памяти. На рис. 13 представлена схема простейшей ячейки статической памяти, состоящей из транзистора и двух инверторов (т.е. суммарно состоящей из 5 транзисторов, поэтому она называется **5T** SRAM). Данная ячейка реализует 1 бит конфигурируемой памяти, являвшейся одним из основных компонентов самой первой ПЛИС. ![../.pic/Introduction/How%20FPGA%20works/fig_08.png](../.pic/Introduction/How%20FPGA%20works/fig_13.png)