ЛР14,16. Дополнение startup-файла

- добавлен код восстановления CS-регистра mcause
- в более явном виде описано почему в низкоуровневом обработчике
на стек сохраняется не весь регистровый файл.

Labs/14. Programming/startup.S

@@ -58,12 +58,10 @@ _endless_loop:
 # В основе кода лежит обработчик из репозитория urv-core:
 # https://github.com/twlostow/urv-core/blob/master/sw/common/irq.S
 # Из реализации убраны сохранения нереализованных CS-регистров. Кроме того,
-# судя по документу приведенному ниже, обычное ABI подразумевает такое же
-# сохранение контекста, что и при программном вызове (EABI подразумевает еще
-# меньшее сохранение контекста), поэтому нет нужды сохранять весь регистровый
-# файл.
-# Документ:
-#  https://github.com/riscv-non-isa/riscv-eabi-spec/blob/master/EABI.adoc
+# в реализации сохраняются только необерегаемые регистры регистрового файла.
+# Это сделано по причине того, что при вызове высокоуровневого обработчика
+# прерываний, тот будет обязан сохранить оберегаемые регистры в соответствии
+# с соглашением о вызовах.
 _int_handler:
   # Данная операция меняет местами регистры sp и mscratch.
   # В итоге указатель на стек прерываний оказывается в регистре sp, а вершина
@@ -103,7 +101,7 @@ _int_handler:
   sw    t6, 68(sp)
 
   # Кроме того, мы сохраняем состояние регистров прерываний на случай, если
-  # произойдет еще одно прерывание.
+  # произойдет ещё одно прерывание.
   csrr  t0, mscratch
   csrr  t1, mepc
   csrr  a0, mcause
@@ -119,14 +117,16 @@ _int_handler:
   # Восстановление контекста. В первую очередь мы хотим восстановить CS-регистры,
   # на случай, если происходило вложенное прерывание. Для этого, мы должны
   # вернуть исходное значение указателя стека прерываний. Однако его нынешнее
-  # значение нам еще необходимо для восстановления контекста, поэтому мы
+  # значение нам ещё необходимо для восстановления контекста, поэтому мы
   # сохраним его в регистр a0, и будем восстанавливаться из него.
   mv    a0,sp
 
   lw    t1, 72(a0)
+  lw    t2, 76(a0)
   addi  sp, sp, 80
   csrw  mscratch, sp
   csrw  mepc, t1
+  csrw  mcause, t2
   lw    ra, 4(a0)
   lw    sp, 8(a0)
   lw    t0, 12(a0)