MPSU/APS
1
0
Fork 0
mirror of https://github.com/MPSU/APS.git synced 2025-09-15 17:20:10 +00:00
Code Issues Packages Projects Releases Wiki Activity

Добавление предисловия

Browse Source
This commit is contained in:
Andrei Solodovnikov
2024-01-28 14:06:10 +03:00
parent 8449337664
commit e985408848
3 changed files with 137 additions and 3 deletions
Download Patch File Download Diff File Expand all files Collapse all files

9
.github/SUMMARY.md vendored
View File

@@ -1,12 +1,16 @@
# Summary
[Порядок выполнения лабораторных работ для групп](index.md)
[Предисловие](Intro.md)
# Введение
[Зачем читать введение в HDL и работу с ПЛИС](Introduction/README.md)
[Что такое Язык Описания Аппаратуры](Introduction/What%20is%20HDL.md)
[Как работает ПЛИС](Introduction/How%20FPGA%20works.md)
---
# Цикл лабораторных работ
# Лабораторные работы
- [Лабораторная №1. Сумматор](Labs/01.%20Adder/README.md)
- [Лабораторная №2. АЛУ](Labs/02.%20Arithmetic-logic%20unit/README.md)
@@ -26,8 +30,9 @@
---
# Базовые структуры языка SystemVerilog
# Базовые конструкции SystemVerilog
- [Описание раздела](Basic%20Verilog%20structures/README.md)
- [Модули](Basic%20Verilog%20structures/Modules.md)
- [Мультиплексоры](Basic%20Verilog%20structures/Multiplexors.md)
- [Регистры](Basic%20Verilog%20structures/Registers.md)