MPSU/APS
1
0
Fork 0
mirror of https://github.com/MPSU/APS.git synced 2025-09-15 17:20:10 +00:00
Code Issues Packages Projects Releases Wiki Activity

Update rv32i.md

Browse Source
This commit is contained in:
Andrei Solodovnikov
2023-10-02 20:30:17 +03:00
committed by GitHub
parent e5250cfecc
commit e013ab2995
1 changed files with 1 additions and 1 deletions
Download Patch File Download Diff File Expand all files Collapse all files

2
Other/rv32i.md
View File

@@ -73,7 +73,7 @@ RISC-V является load&store архитектурой (все операц
![../.pic/Other/rv32i/example_instr_code.png](../.pic/Other/rv32i/example_instr_code.png) ![../.pic/Other/rv32i/example_instr_code.png](../.pic/Other/rv32i/example_instr_code.png)
Примечание: `s2`, `s3`, `s4`, `to`, `t1`, `t2` — это синонимы регистров `x18`,`x19`,`x20`,`x5`,`x6`,`x7` соответственно. Введены **соглашением о вызовах** (calling convention) для того, чтобы стандартизировать функциональное назначение регистров. Подробнее об этом будет в лабораторной работе по программированию. Примечание: `s2`, `s3`, `s4`, `t0`, `t1`, `t2` — это синонимы регистров `x18`,`x19`,`x20`,`x5`,`x6`,`x7` соответственно. Введены **соглашением о вызовах** (calling convention) для того, чтобы стандартизировать функциональное назначение регистров. Подробнее об этом будет в лабораторной работе по программированию.
## Псевдоинструкции ## Псевдоинструкции