MPSU/APS
1
0
Fork 0
mirror of https://github.com/MPSU/APS.git synced 2025-09-18 18:30:41 +00:00
Code Issues Packages Projects Releases Wiki Activity

Добавление вопросов к экзамену (зачету)

Browse Source
This commit is contained in:
Andrei Solodovnikov
2023-12-29 15:49:40 +03:00
parent 3738a1aca9
commit cefe1441db
3 changed files with 133 additions and 0 deletions
Download Patch File Download Diff File Expand all files Collapse all files

45
Other/Вопросы к экзамену (зачету)/ИБ, ИКТ, РТ.md Normal file
View File

@@ -0,0 +1,45 @@
# Вопросы к экзамену АПС для групп ИБ, РТ и ИКТ
1. Процессоры. Определение, классификация, закономерности развития, области применения. Обобщенная структура микропроцессора. Общий алгоритм функционирования.
2. Арифметико-логические устройства. Определение, структура, подход к проектированию, основные уравнения работы АЛУ (пример синтеза выражения). Особенности знаковой и беззнаковой арифметики.
3. Арифметико-логические устройства. Определение, структура, подход к проектированию. Вариант АЛУ на основе мультиплексирования операций. Схема ускоренного переноса. Особенности знаковой и беззнаковой арифметики.
4. Архитектура системы команд. Система команд и способы адресации операндов. Классификация архитектур по сложности кодирования инструкций (RISC, CISC). Уровни абстракции представления микропроцессора.
5. Компиляция программ с языков высокого уровня в машинные коды (представления условных операторов, циклов и вызова подпрограмм на примере языка ассемблера RISC-V). Трансляция, ассемблирование, компоновка.
6. Процессоры с однотактным, многотактным и конвейеризированным устройствами управления. Особенности построения. Достоинства и недостатки каждой из реализаций.
7. Устройство микропрограммного управления. Структура, способы формирования управляющих сигналов, адресация микрокоманд.
8. Подход к проектированию однотактного процессора на примере архитектуры RISC-V. Сравнение с другими подходами к реализации микроархитектуры.
9. Подход к проектированию многотактного процессора на примере архитектуры RISC-V. Сравнение с другими подходами к реализации микроархитектуры.
10. Подход к проектированию конвейерного процессора на примере архитектуры RISC-V. Виды конфликты конвейерных систем и способы их минимизации. Сравнение с другими подходами к реализации микроархитектуры.
11. Основные режимы функционирования микропроцессорной системы: основная программа, подпрограмма, прерывания, ПДП. Обработка прерываний и исключений. Системы с циклическим опросом. Блок приоритетных прерываний.
12. Иерархия памяти: причины, зависимости, следствия. Статическое и динамическое ОЗУ. Организация систем памяти в микропроцессорных системах.
13. Принципы организации кэш-памяти. Способы отображения данных из ОЗУ в кэш-память. Варианты построения.
14. Виртуальная память. Принципы функционирования и способы организации виртуальной памяти. TLB.
15. Механизм граничного сканирования регистров. JTAG. Области применения.
16. Обмен информацией между элементами в микропроцессорных системах. Организация шинного обмена. Виды и иерархии шин.
17. Арбитр магистрали. Алгоритмы и схемы арбитража. Методы повышения эффективности шин.
18. Организация систем ввода\вывода. Совмещенное и выделенное адресное пространство. Способы подключений периферийных устройств. Прямой доступ к памяти. Вычислительная машина с канальной системой ввода\вывода.
19. Классификация и описание архитектур по месту хранения операндов: аккумуляторная, стековая, мостовая, регистровая.
20. Классификация архитектур современных микропроцессоров. Архитектуры с полным и сокращенным набором команд, архитектура с длинным командным словом. Причины появления, достоинства и недостатки. Принстонская и гарвардская архитектуры. Фоннеймановские принципы построения компьютерных систем.
21. Микроконтроллеры. Определение, виды, характеристики, особенности построения и применения.
22. Процессоры общего назначения и методы повышения их производительности на примере реализации современной архитектуры x86 от Intel.