From cdaa649e58a4615c39825c62c448b8c60d6d5cde Mon Sep 17 00:00:00 2001 From: Andrei Solodovnikov Date: Wed, 26 Jun 2024 11:54:37 +0300 Subject: [PATCH] =?UTF-8?q?=D0=A5=D0=BE=D1=82=D1=84=D0=B8=D0=BA=D1=81?= =?UTF-8?q?=D1=8B=20#88?= MIME-Version: 1.0 Content-Type: text/plain; charset=UTF-8 Content-Transfer-Encoding: 8bit --- Introduction/How FPGA works.md | 6 +++--- 1 file changed, 3 insertions(+), 3 deletions(-) diff --git a/Introduction/How FPGA works.md b/Introduction/How FPGA works.md index cb5bbd6..b766bcd 100644 --- a/Introduction/How FPGA works.md +++ b/Introduction/How FPGA works.md @@ -11,7 +11,7 @@ - [D-триггеры](#d-триггеры) - [Арифметика](#арифметика) - [Логическая ячейка](#логическая-ячейка) - - [Сеть межсоединений](#сеть-межсоединений) + - [Сеть межсоединений](#сеть-межсоединений) - [Выводы](#выводы) - [Источники](#источники) @@ -217,7 +217,7 @@ _Рисунок 16. Реализация полного однобитного Вторым важным элементом является **логический блок** (обычно состоящих из **логических ячеек** или **логических элементов**, но для простоты мы отождествим все эти термины). Логический блок содержит одну или несколько **LUT**, **арифметический блок**, и один или несколько **D-триггеров**, которые соединены между собой некоторым количеством мультиплексоров. -На _рис. 16_ представлена схема того, как может выглядеть **логический блок**: +На _рис. 17_ представлена схема того, как может выглядеть **логический блок**: ![../.pic/Labs/lab_03_memory/fig_02.png](../.pic/Labs/lab_03_memory/fig_02.png) @@ -246,7 +246,7 @@ _Рисунок 18. Пример использования логической Помимо логических блоков, в ПЛИС есть и другие примитивы: **Блочная память**, **блоки умножителей** и т.п. -### Сеть межсоединений +## Сеть межсоединений Для того, чтобы разобраться как управлять межсоединением логических блоков, рассмотрим рис. 19, входящий в [патент](https://patents.google.com/patent/US4870302A) на ПЛИС[[4]()].